PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-077347

(43)Date of publication of application: 22.03.1996

(51)Int.Cl.

G06T 1/60 G06F 12/00 G06F 12/02 G06F 15/163

(21)Application number: 07-085856

(71)Applicant: TEXAS INSTR INC <TI>

(22)Date of filing:

07.03.1995

(72)Inventor: GOVE ROBERT J

KARL M GUTTAG

BALMER KEITH

READ CHRISTOPHER J

IAIN ROBERTSON

NICHOLAS ING SYMONS

(30)Priority

Priority number: 94 209123

Priority date: 08.03.1994

Priority country: US

94 209124

08.03.1994


US

(54) DATA PROCESSOR FOR PROCESSING IMAGE/GRAPHICS AND OPERATING METHOD **THEREFOR**

(57)Abstract:

PURPOSE: To improve the address control system of a memory access in a data processor for processing image/graphics.

CONSTITUTION: This data processor 100 is provided with memories 10, 20, a guide table and an address generating circuit, and a control circuit 80 receives a packet transferring request and a packet transferring parameter, which includes a start address, a guide table entry and a table pointer. The guide table includes the guide table entry and each entry includes an address value and a dimension value defining the block of an address. The address generation circuit forms the set of the blocks of addresses for a memory access corresponding to each guide table entry with the start address and a start address formed from the address value of the guide table entry.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-77347

(43)公開日 平成8年(1996)3月22日


(51) Int.Cl. ⁶	觀別記号	庁内整理番号	FΙ			技術表示箇所
G06T 1/60						
G06F 12/00	580	7623-5B				
12/02	560 B	7623-5B				
			G06F	15/ 64	450 G	
				15/ 16	320 G	
		審查請求	未節求節求項	画の数2 書面	(全161頁)	最終頁に続く
(21) 出願番号	特顯平7-85856		(71) 出頭人	590000879		
				テキサス イ	ンスツルメン	ソ インコーポ
(22)出魔日	平成7年(1995)3月	7日		レイテツド		
				アメリカ合衆	国テキサス州タ	ゲラス,ノース
(31)優先権主張番号	209123					ウエイ 13500
(32)優先日	1994年3月8日		(72)発明者	ロバートジ	ェイ・ゴウブ	
(33)優先権主張国	米国 (US)			アメリカ合衆	国テキサス州	プラノ,スカポ
(31)優先権主張番号	209124]	ロ レーン14	05	
(32)優先日	1994年3月8日		(72)発明者	カール エム	ガタッグ	
(33)優先權主張国	米国 (US)	,		アメリカ合衆	国テキサス州	ミズーリ シテ
				ィ,サウスサ	ンデー コー	- 4015
			(74)代理人	弁理士 浅村	皓(外3名	E)
						最終頁に続く

(54) 【発明の名称】 画像/グラフィックス処理用のデータ処理装置およびその操作方法

(57)【要約】 (修正有)

【目的】 画像/グラフィックス処理用のデータ処理装置において、メモリアクセスのアドレス制御方式を改善する。

【構成】 データ処理装置100は、メモリ10、20、ガイドテーブル、及びアドレス発生回路を有し、制御回路80は、パケット転送リクエスト、及びパケット転送パラメータを受け、眩パケット転送パラメータは、スタートアドレス、ガイドテーブルエントリ、及びテーブルポインタを含む。ガイドテーブルは、ガイドテーブルエントリを含み、それぞれのエントリは、アドレス値、アドレスのブロックを定義するディメンション値を含む。アドレス発生回路は、スタートアドレス、及びガイドテーブルエントリのアドレス値から形成されるスタートアドレスを有するそれぞれのガイドテーブルエントリに対応するメモリアクセス用のアドレスのブロックの集合を形成する。



【特許請求の範囲】

【請求項1】複数の対応するアドレスにデータを記憶するメモリと、

パケット転送リクエストと、パケット転送パラメータとを受ける動作をする制御回路であって、該パケット転送パラメータが、スタートアドレスと、ある数のガイドテーブルエントリと、テーブルポインタとを含む、前記制御回路と、

前記数のガイドテーブルエントリを含むガイドテーブルであって、それぞれのガイドテーブルエントリが、アド 10 レス値およびアドレスのブロックを定義するディメンション値を含み、前記テーブルポインタが最初に前記ガイドテーブル内の第1ガイドテーブルエントリをポイントする、前記ガイドテーブルと、

前記制御回路に結合せしめられたアドレス発生回路であって、該アドレス発生回路が、前記パケット転送パラメータから、前記スタートアドレスと、前記数のガイドテーブルエントリと、前記テーブルポインタとを受ける動作をし、前記アドレス発生回路が、前記ガイドテーブルエントリに対応するメモリアクセス用のアドレスのブロ 20ックの集合を、

前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の所定の組合せから、ブロックスタートアドレスであって、該第1ブロックスタートアドレスが前記スタートアドレスである、前記ブロックスタートアドレスを形成し、

該プロックスタートアドレスと、前記テーブルポインタ によりポイントされた前記ガイドテーブルエントリの前 記ディメンション値と、からアドレスのプロックを形成 30 し、

アドレスの該ブロックにメモリアクセスを行い、 もしガイドテーブルエントリの前記数よりも少ないメモ リアクセスしか行われ終わっていなければ、前記メモリ アクセスに続いて、前記ガイドテーブルの次のエントリ をポイントするように前記テーブルポインタを更新す る、ことによって形成する、前記アドレス発生回路と、 を含む、データ処理装置。

【請求項2】複数の位置に情報を記憶するステップと、 パケットリクエストを受けてスタートアドレスおよび制 40 御信号を供給するステップと、

該スタートアドレスと、制御信号と、パッチ値と、に応 答してパッチアドレスを発生するステップと、

パッチ情報をデコードしてディメンション値およびパッチ値を供給するステップと、

前記スタートアドレスと、前記ディメンション値と、前 記パッチ値とに応答してパッチアドレスを発生するステ ップと、を含む、データ処理装置を操作する方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、デジタルデータ処理の 技術分野にあり、より詳細には特にデジタル画像/グラ フィック処理のようなデジタルデータ処理を行うマイク ロプロセッサ回路アーキテクチャおよび方法に関する。

2

[0002] 【従来技術】本発明の実施例は用途が多く、そのうちの いくつかは説明のための背景として本明細書に説明した コンピュータグラフィックの分野に関する。ビットマッ プグラフィックとして知られているコンピュータグラフ イックの分野では、コンピュータメモリは、画像のうち の個々の画素すなわちピクセルのデータを画像内のその ピクセルの位置に対応するメモリ位置に記憶するように なっている。この画像はディスプレイすべき画像、また は操作し、記憶し、ディスプレイし、または再送信する 取り込み画像とすることができる。ピットマップコンピ ュータグラフィックの技術分野は、ダイナミックランダ ムアクセスメモリ(DRAM)のコストが低下し、かつ 記憶容量が増加したこと、更にマイクロプロセッサのコ ストが低下し、処理パワーが増大したことにより、大幅 に有利となった。これらの部品のコストおよび性能が有 利に変わったことにより、より大規模で、かつより複雑 なコンピュータ画像システムを経済的に実現することが 可能となった。

[0003]

【発明が解決しようとする課題】ビットマップグラフィ ックの分野は、画像データ操作に使用される処理タイプ の変遷において、数回の段階を経験している。まず最初 に、ビットマップグラフィックをサポートするコンピュ ータシステムは、すべてのピットマップ演算のためにシ ステムプロセッサを使用していた。このタイプのシステ ムには数種の欠点がある。第1の欠点として、コンピュ ータシステムのプロセッサは、ピットマップグラフィッ クの取り扱いのために特に設計されたものではないこと が挙げられる。汎用計算に極めて妥当なデザイン選択 は、ビットマップグラフィックシステムには不適当であ る。従って、ある種のルーチングラフィックのタスクは 低速でしか作動しない。更にビットマップグラフィック の画像操作のために必要な処理は、他の演算も低速にす るほど、システムのプロセッサの計算容量に負荷をかけ ることが、すぐに判った。

【0004】ピットマップグラフィック処理の革新における次の段階は、専用ハードウェアのグラフィックコントローラにあった。これらデバイスは、システムプロセッサの制御により、簡単な図形、例えばライン、楕円および円を描画できる。これらデバイスのうちで、ピクセルブロック転送(PixBlt)を行うこともできるデバイスもある。ピクセルブロック転送とは、メモリのある部分から他の部分へ画像データをメモリ上で移動する操作のことである。ピクセルブロック転送は、ディスプレイされていないメモリからピットマップディスプレイ

メモリに転送することにより、標準的画素、例えば特定 タイプのフォントのアルファニューメリックキャラクタ をディスプレイ内に入れるのに有効である。最も頻繁に 使用されるグラフィック機能のうちのいくつかを行うた めのピルトインアルゴリズムは、システム性能を改善す る一つの方法を提供するものである。グラフィックコン ピュータシステムは、かかるハードウェアのグラフィッ クコントローラでほとんど実現されていないような他の 機能を有利に含むこともできる。これらの他の機能は、 システムプロセッサによりソフトウェアで実現できる。 これらのハードウェアグラフィックコントローラでは、 一般にシステムプロセッサのビットマップメモリへのご く限られたアクセスを可能とし、これによりシステムソ フトウェアがハードウェアのグラフィックコントローラ の機能の固定された組の機能を拡張できる程度が制限さ れている。

【0005】グラフィックシステムプロセッサは、ピッ トマップグラフィック処理の革新において、別の進歩に 寄与した。グラフィックシステムプロセッサとはマイク ロプロセッサの属性のすべてを有し、更にピットマップ グラフィックのための特殊機能を含むプログラマブルデ パイスである。テキサスインスツルメンツ社によって製 造されたTMS34010およびTMS34020グラ フィックシステムプロセッサは、このクラスのデバイス の代表例である。これらグラフィックシステムプロセッ サは、マイクロプロセッサと同様に、記憶されたプログ ラムに応答するもので、演算論理ユニット、レジスタフ ァイル内のデータ記憶装置ならびにプログラムフローお よび外部データメモリの制御により、データを操作でき る能力を有する。更にこれらデバイスは適当なプログラ ム制御で作動する特殊グラフィックオペレーション用ハ ードウェアを含む。これらシステムプロセッサのインス トラクションセット内の付加インストラクションが、こ の特殊グラフィック用ハードウェアを制御するようにな っている。これらインストラクションおよびこれらをサ ポートするハードウェアは多くのコンテクストで有効な ベースレベルのグラフィック機能を実行するように選択 されている。従って特定の問題のために選択されたアル ゴリズムを用いることにより、多くの異なるグラフィッ クアプリケーションに対してプログラムできる。これに 40 より、ハードウェア用コントローラからプログラムマイ クロプロセッサに変えることによって得られる有効性の 増大と同様に有効性が増す。かかるグラフィックシステ ムプロセッサは、マイクロプロセッサと同様にプログラ ム可能なデバイスであるので、これらはスタンドアロー ングラフィックプロセッサ、システムプロセッサにスレ ープ制御されるグラフィックコプロセッサ、または密に 結合されたグラフィックコントローラとして作動でき る。

【0006】いくつかの分野では、経済的に実現できる 50

ように、よりコスト的に効果的であり、パワーのあるグラフィックオペレーションを利用することが好ましい。これらの例としては、ビデオ会議、フル動画ビデオにシミリ、スマートフォトコピー、画像認識システムお同なアジタル写真がある。これらの分野の各々には固有のとしてがデジタル写真がある。これらの分野の各々には固有ンの問題はこれらアプリケーションのいくつかにおいて一ションのビデオに必要な送信バンド幅の値および記憶容のストミングレッションを用いない場合、これらのアプリケーションは送信バンド幅およびデコンプレッションを用いない場合、これらのアプリケーションは送信バンド幅およびでの分野では、画像処理機能、例えば画像認識およびグラ

フィック機能、例えばディスプレイ制御の双方をサポー

トできる単一システムに対するニーズもある。

[0007]

【課題を解決するための手段】本発明は、メモリアクセ スのアドレスの制御様式に関する。本発明のデータ処理 装置は、メモリと、制御回路と、ガイドテーブルと、ア ドレス発生回路と、を含む。該制御回路は、パケット転 送リクエストと、パケット転送パラメータとを受ける。 **該パケット転送パラメータは、スタートアドレスと、あ** る数のガイドテーブルエントリと、テーブルポインタと を含む。前記ガイドテーブルは、ガイドテーブルエント リを含み、それぞれのガイドテーブルエントリは、アド レス値およびアドレスのプロックを定義するディメンシ ョン値を含む。前記テーブルポインタは、最初に前記ガ イドテーブル内の第1ガイドテーブルエントリをポイン トする。前記アドレス発生回路は、それぞれのガイドテ ープルエントリに対応するメモリアクセス用のアドレス のブロックの集合を形成する。前記アドレス発生回路 は、前記スタートアドレスと、前記テープルポインタに よりポイントされた前記ガイドテーブルエントリの前記 アドレス値と、の所定の組合せから、プロックスタート アドレスを形成する。第1プロックスタートアドレス は、前記スタートアドレスである。前記アドレス発生回 路は、前記プロックスタートアドレスと、前記テープル ポインタによりポイントされた前記ガイドテーブルエン トリの前記ディメンション値と、からアドレスのプロッ クを形成する。前記アドレス発生回路は、前記ブロック スタートアドレスと、前記ガイドテーブルエントリの前 記ディメンション値と、からアドレスのブロックを形成 する。前記データ処理装置は、アドレスの該プロックに メモリアクセスを行う。該メモリアクセスに続いて、前 記アドレス発生回路は、前記ガイドテーブルの次のエン トリをポイントするように前記テーブルポインタを更新 する。

【0008】前記アドレス発生回路は、随意選択的に、

前記アドレス値を前記前のプロックスタートアドレスに 加算することにより、スタートアドレスと、ガイドテー ブルエントリのアドレス値と、の前記所定の組合せを形 成しうる。これは、デルタガイデッドアドレッシングと して公知である。前記アドレス発生回路は、随意選択的 に、前記ガイドテーブル値を前記スタートアドレスに加 算することにより、スタートアドレスと、ガイドテーブ ルエントリのアドレス値と、の前記所定の組合せを形成 しうる。これは、オフセットガイデッドアドレッシング として公知である。

【0009】それぞれのガイドテーブルエントリの前記ディメンション値は、画素のアレイの水平ディメンション値は、画素のアレイの水平ディメンション値および垂直ディメンション値を含む。前記メモリアクセスは、アドレスの前記ブロックからのメモリリードでありうる。前記メモリアクセスは、アドレスの前記ブロックへのメモリライトのものでありうる。実施例においては、メモリと、データプロセッサと、上述のメモリアクセスを行うデータ転送制御装置とは、単一半導体チップ内に構成されうる。該データ転送制御装置は、オンチップメモリと同様に、外部メモリにアクセスしうる。【0010】

【実施例】図1は、本発明により画像およびグラフィック処理のために製造されたマルチプロセッサの集積回路を含む画像データ処理システムのブロック図である。このデータ処理システムは、ホスト処理システム1を含む。このホスト処理システム1は、図1のデータ処理システムのうちのホストシステムに対しデータ処理を行う。ホスト処理システム1にはプロセッサ、少なくとも一つの入力デバイス、長期記憶デバイス、リードオンリーメモリ、ランダムアクセスメモリおよびホストシステムバスに結合された少なくとも一つのホスト周辺機器が含まれる。ホスト処理システム1は、その処理機能により画像データ処理システムの機能を制御する。

【0011】マルチプロセッサ集積回路100は、図1の画像データ処理システムの画像演算のためのデータ操作および計算を含むデータ処理のほとんどを行う。マルチプロセッサ集積回路100は、画像システムバスに双方向に結合されており、この画像システムバスによりホスト処理システム1と通信するようになっている。図1の回路配列では、マルチプロセッサ集積回路100はホ40スト処理システム1と独立して作動する。しかしながらマルチプロセッサ集積回路100はホスト処理システム1に応答できる。

【0012】図1は2つの画像システムを示す。撮像デバイス3は画像入力デバイスとして働く文書スキャナ、電荷結合デバイススキャナまたはビデオカメラを示し、撮像デバイス3はこの画像を画像キャプチャコントローラ4へ送り、コントローラ4はこの画像をデジタル化し、画像をマスタースキャンフレームに変換するように働く。このフレームキャプチャプロセスは、マルチプロ 50

セッサ集積回路100からの信号により制御される。こうして形成された画像フレームは、ビデオランダムアクセスメモリ5に記憶される。ビデオランダムアクセスメモリ5は、マルチプロセッサ集積回路100により画像処理のためのデータ転送を可能とする画像システムバスを介してアクセスできる。

6

【0013】 第2画像システムはビデオディスプレイ をドライブする。マルチプロセッサ集積回路100はピ クセルマップを介して、ディスプレイされる画像を指定 10 するビデオランダムアクセスメモリ6と通信する。マル チプロセッサ集積回路100は画像システムバスを介 し、ビデオランダムアクセスメモリに記憶された画像デ ータを制御する。この画像に対応するデータはビデオラ ンダムアクセスメモリ6から再コールされ、ピデオパレ ット7に供給される。ビデオパレット7は、この再コー ルされたデータを別のカラースペースに変換し、ピクセ ルごとのビット数等を拡張できる。この変換はルックア ップテーブルによって行うことができる。ビデオパレッ ト7はビデオディスプレイ8を駆動するための適当なビ デオ信号も発生する。これらビデオ信号がアナログ信号 であれば、ビデオパレット7は適当なデジタルーアナロ グ変換機能も含む。このビデオパレット7から出力され るビデオレベル信号は、カラー、飽和および輝度情報を 含むことができる。マルチプロセッサ集積回路100 は、ビデオパレット7内に記憶されたデータを制御し、 データ変換プロセスおよび画像フレームのタイミングを 制御する。マルチプロセッサ集積回路100は、ビデオ パレット7の制御によりビデオディスプレイ両像のうち のフレーム当たりのライン長さおよびライン数、同期信 号およびリトレース信号およびプランキング信号を制御 できる。重要なことに、マルチプロセッサ集積回路10 0は、グラフィックディスプレイ情報をビデオランダム アクセスメモリ6内のどこに記憶するかを決定し、制御 する。その後ピデオランダムアクセスメモリ6からの読 み出しの間、マルチプロセッサ集積回路100はビデオ ランダムアクセスメモリ6からの読み出しシーケンス、 アクセスすべきアドレスおよびピデオディスプレイ8に 所望のグラフィック画像を発生するのに必要な制御情報 を決定する。

【0014】ビデオディスプレイ8は、ユーザーによって見ることがでいるように、指定されたビデオデータを発生する。これには2つの技術が広く使用されている。第1の技術は、各ピクセルにおける色、色合い、輝度および飽和度の点でビデオデータを特定するものであり、第2の技術では、各ピクセルに対し、赤、青および緑のカラーレベルを指定する。ビデオディスプレイ8のためのビデオパレット7は、所定の技術とコンパーチブルとなるように設計され、製造されている。図1は、画像システムバスに結合された付加メモリ9を示している。この追加メモリは、付加ビデオランダムアクセスメモリ、

40

ダイナミックランダムアクセスメモリ、スタッティックランダムアクセスメモリまたはリードオンリーメモリを含むことができる。マルチプロセッサ集積回路100はその全体または一部をメモリ9に記憶されたプログラムにより制御できる。このメモリ9も、種々のタイプのグラフィック画像データを記憶できる。更にマルチプロセッサ集積回路100は、ビデオランダムアクセスメモリ、ダイナミックランダムアクセスメモリおよびスタッティックランダムアクセスメモリおよびスタッティックランダムアクセスメモリのためのメモリインターフェース回路を含むことが好ましい。このように、ビデオランダムアクセスメモリ5または6を用いることなく、マルチプロセッサ集積回路100を使用してシステムを構築できる。

【0015】図1はトランシーバ16を示している。こ のトランシーバ16は、画像システムバスと通信チャン ネルとの間で変換と双方向の通信とを行うものである。 このトランシーパ16を用いたシステムの一例としてピ デオ会議がある。図1に示された画像データ処理システ ムは、第1地点にいる人物のビデオ画像を形成するの に、撮像デバイス3と、画像キャプチャコントローラ4 を用いる。マルチプロセッサ集積回路100はビデオ圧 縮を行い、トランシーパ16および通信チャンネルを介 して別の地点にある同様な画像データ処理システムへこ の圧縮したビデオ信号を送信する。トランシーバ16 は、通信チャンネルを介して遠隔地の画像データ処理シ ステムからの同じように圧縮されたビデオ信号を受信す る。マルチプロセッサ集積回路100はこの受信した信 号をデコンプレスし、ビデオランダムアクセスメモリ6 およびピデオパレット7を制御して、ピデオディスプレ イ8上に対応するデコンプレスされたビデオ信号をディ スプレイする。本発明は、画像データ処理システムがト ランシーバ16を利用するような例のみに限定されるも のでないことに留意されたい。更に双方向の通信は同じ タイプの信号である必要はないことに留意されたい。例 えば対話型ケーブルテレビ信号では、ケーブルシステム のヘッドが圧縮ビデオ信号を通信チャンネルを介して画 像データ処理システムへ送り、画像データ処理システム は制御およびデータ信号をトランシーバ16および通信 チャンネルを介してケーブルシステムヘッドへ送り返す ことができる。

【0016】図1は、ホスト処理システム1を含むシステム内で具現化されたマルチプロセッサ集積回路100を示す。当業者であれば、マルチプロセッサ集積回路100を有効なシステムのうちの単なるプロセッサとしても使用できるような本発明の好ましい実施例を、開示内容から実現できよう。かかるシステムでは、マルチプロセッサ集積回路100はシステムの機能すべてを実行するようプログラムされる。 このマルチプロセッサ集積回路100は画像処理に使用されるシステムで特に有効である。マルチプロセッサ集積回路100は複数の同一50である。マルチプロセッサ集積回路100は複数の同一50である。マルチプロセッサ集積回路100は複数の同一50でクストラクションキャッシュメモリ31と、アータメモリ32、33、34およびパラメータメモリ

....

プロセッサを含むことが好ましい。これらプロセッサの各々をデジタル画像/グラフィックプロセッサと称す。このような記載は、単に便宜的なものである。本発明を実施したプロセッサは、一つの集積回路または複数の集積回路上に別個に製造したプロセッサとすることができる。単一集積回路上に製造する場合、このような単一集積回路はデジタル画像/グラフィックプロセッサにより使用されるリードオンリーメモリおよびランダムアクセスメモリをオプションとして含むことができる。

【0017】図2は、マルチプロセッサ集積回路100 のアーキテクチャを示す。マルチプロセッサ集積回路1 00は、2つのランダムアクセスメモリ10および20 (その各々は複数の部分に別れている) と、クロスパー 50と、マスタープロセッサ60と、デジタル画像/グ ラフィックプロセッサ71、72、73および74と、 システムメモリへのアクセスを仲介する転送コントロー ラ80と、独立した第1および第2画像メモリへのアク セスを制御できるフレームコントローラ90とを含む。 マイクロプロセッサ集積回路100は、高度のオペレー ションパラレリズム(並行性)を提供する。これは画像 処理およびグラフィックオペレーション、例えばマルチ メディアの計算において有効である。これらプロセッサ が有効となる画像およびグラフィック処理以外の計算ア プリケーションもあるので、画像/グラフィックプロセ ッサとしてプロセッサ71、72、73および74を参 考としたことは、単なる便宜的なものである。

【0018】マイクロプロセッサ集積回路100は2つ のランダムアクセスメモリを含む。ランダムアクセスメ モリ10は、主にマスタープロセッサ60の専用であ る。このメモリは2つのインストラクションキャッシュ メモリ11および12と、2つのデータキャッシュメモ リ13および14と、パラメータメモリ15を含む。こ れらメモリ部分は物理的には同一とすることができる が、異なるように接続し、使用することもできる。ラン ダムアクセスメモリ20はマスタープロセッサ60およ びデジタル画像/グラフィックプロセッサ71、72、 73および74の各々によってアクセスできる。各デジ タル画像/グラフィックプロセッサ11、72、73お よび74は、5つの対応するメモリ部分を有する。これ らはインストラクションキャッシュメモリ、3つのデー タメモリおよび1つのパラメータメモリを含む。従って デジタル画像/グラフィックプロセッサ71は対応する インストラクションキャッシュメモリ21、データメモ リ22、23、24およびパラメータメモリ25を有 し、デジタル画像/グラフィックプロセッサ72は対応 するインストラクションキャッシュメモリ26と、デー タメモリ27、28、29およびパラメータメモリ30 を有し、デジタル画像/グラフィックプロセッサ73は 対応するインストラクションキャッシュメモリ31と、

35を有し、デジタル画像/グラフィックプロセッサ74は対応するインストラクションキャッシュメモリ36と、データメモリ37、38、39およびパラメータメモリ40とを有する。ランダムアクセスメモリ10の部分と同じように、これらメモリ部分は物理的に同一にできるが、異なるように接続し、使用することもできる。メモリ10および20のうちのこれらメモリ部分の各々は、例えば20Kバイトを含み、マルチプロセッサ集積回路100内の総メモリは50Kバイトとなる。

【0019】マルチプロセッサ集積回路100は、複数 10 の独立したパラレルデータ転送を用いることにより、プ ロセッサとメモリとの間で高レートのデータ転送を行う ように製造されている。クロスパー50はこれらのデー タ転送を可能にするものであり、各デジタル画像/グラ フィックプロセッサ71、72、73および74は、サ イクルごとに同時に作動できる3つのメモリポートを有 する。インストラクションポート(I)は対応するイン ストラクションキャッシュから64ビットのデータワー ドをフェッチでき、ローカルデータポート(L)はデジ タル画像/グラフィックプロセッサに対応するデータメ モリまたはパラメータメモリから32ビットのデータワ ードを読み出したり、これに書き込みを行うことができ る。グローバルデータポート (G) は、データメモリま たはパラメータメモリまたはランダムアクセスメモリ2 0のいずれかから32ピットのデータワードを読み出し たり、 書き込んだりできる。 マスタープロセッサ60 は、2つのメモリポートを含む。インストラクションポ ート(I) はインストラクションキャッシュ11および 12のいずれかから32ピットのインストラクションワ ードをフェッチできる。データポート(C)はデータキ 30 ャッシュ13または14、ランダムアクセスメモリ10 のうちのパラメータメモリ15、またはデータメモリ、 パラメータメモリ、ランダムアクセスメモリ20の任意 のものから32ピットのデータワードを読み出したり、 これらに書き込みできる。転送コントローラ80はデー タポート(C)を介してランダムアクセスメモリ10ま たは20の部分のいずれかにアクセスできる。従って一 つのメモリサイクルで16のパラレルメモリアクセスを リクエストできる。このような多数のパラレルアクセス をサポートするように、ランダムアクセスメモリ10お 40 よび20は、25のメモリに分割されている。

【0020】クロスバー50はマスタープロセッサ60、デジタル画像/グラフィックプロセッサ71、72、73および74、および転送コントローラ80とメモリ10および20との接続を制御する。クロスバー50は、列と行に配置された複数のクロスポイント51を含む。クロスポイント51の各列は、単一メモリ部分および対応するアドレスのレンジに対応する。プロセッサはこのプロセッサが出力するアドレスの最高位ピットによるメモリ部分のうちの一つへのアクセスをリクエスト50

する。プロセッサにより出力されるこのアドレスは、行 に沿って進む。このアドレスを有するメモリ部分に対応 するクロスポイント51は、メモリ部分へのアクセスを 許可または否定することによって応答する。それ以外の いずれのプロセッサも、そのときのメモリサイクルの間 にそのメモリ部分へのアクセスをリクエストしない場 合、クロスポイント51が行と列を結合することによ り、アクセスを許可する。これによりそのメモリ部分に アドレスが供給される。このメモリ部分はそのアドレス におけるデータアクセスを可能にすることに応答する。 このデータアクセスはデータ読み出しオペレーションま たはデータ書き込みオペレーションのいずれかでよい。 【0021】2つ以上のプロセッサが同じメモリ部分へ のアクセスを同時にリクエストする場合、クロスパー5 0はリクエスト中のプロセッサのうちの一つのアクセス しか許可しない。クロスパー50のうちの各列のうちの クロスポイント51は、優先階層に基づいて通信し、ア クセスを許可する。同じランクを有するアクセスの2つ のリクエストが同時に行われた場合、クロスパー50は 最後に許可されたプロセッサが最も低い優先度を有する ラウンドロビン法によりアクセスを許可する。リクエス トにサービスする必要がある限り、各々の許可されたア クセスが続く。プロセッサはメモリサイクルごとにアド レスを変更できるので、クロスパー50はサイクルごと にプロセッサとメモリ部分との間の相互接続を変更でき る。マスタープロセッサ60は、マルチプロセッサ集積 回路100のための主要制御機能を実行することが好ま しい。マスタープロセッサ60はハードウェアの浮動小 数点計算ユニットを含む32ピットの縮小インストラク ションセットコンピュータ(RISC)プロセッサであ ることが好ましい。RISCアーキテクチャによれば、 メモリへのすべてのアクセスは、ロードおよび記憶イン ストラクションで実行され、ほとんどの整数および論理 演算はレジスタ上で1回のサイクルで実行される。しか しながら整数および論理ユニットによって使用されるの と同じレジスタファイルを用いる場合、一般に演算を実 行するには2サイクルがかかる。レジスタのスコアポー ドは正しいレジスタアクセスシーケンスを維持するよう に保証するものであり、画像処理における制御機能に対 してはRISCアーキテクチャが適当である。浮動小数 点計算ユニットは画像回転機能の高速計算を可能にする もので、このような機能は画像処理に重要である。

【0022】マスタープロセッサ60は、インストラクションキャッシュメモリ11またはインストラクションキャッシュメモリ12からのインストラクションワードをフェッチする。同じように、マスタープロセッサ60はデータキャッシュ13またはデータキャッシュ14のいずれかからデータをフェッチする。各メモリ部分は2Kバイトのメモリを含むので、14Kバイトのインストラクションキャッシュと4Kバイトのデータキャッシュ

があることになる。キャッシュ制御はマスタープロセッサ60の不可欠な機能であり、上記のようにマスタープロセッサ60はクロスバー50を介して他のメモリ部分にもアクセスできる。4つのデジタル画像/グラフィックプロセッサ71、72、73および74の各々は、高度にパラレルなデジタル信号プロセッサ(DSP) アーキテクチャを有する。デジタル画像/グラフィックプロセッサ71、72、73および74は3つの別個のユニット、すなわちデータユニットと、アドレスユニットと、プログラムフロー制御ユニットを用いた高度なオペローションのパラレリズムが得られる。これら3つのユニットは、インストラクションパイプライン内の異なる命令で同時に作動する、更にこれらユニットの各々は、内部パラレリズムを含む。

【0023】デジタル画像/グラフィックプロセッサ7 1、72、73および74は、マルチインストラクショ ンマルチデータモード(MIMD)で独立したインスト ラクションストリームを実行できる。このMIMDモー ドでは、各デジタル画像/グラフィックプロセッサは、 対応するインストラクションキャッシュからの個々のプ ログラム (これは独立的でも協働的でもよい) を実行す る。後者のケースでは、クロスパー50は共用メモリと 共に、プロセッサ内通信を可能にする。デジタル画像/ グラフィックプロセッサ71、72、73および74 は、同期MIMDモードでも作動できる。同期MIMD モードでは、各デジタル画像/グラフィックプロセッサ のプログラムフロー制御ユニット130は、すべての同 期したプロセッサが進む準備がなされるまで、次のイン ストラクションのフェッチを禁止する。このような同期 MIMDモードは密に結合されたオペレーションにおけ 30 るロックステップでデジタル画像/グラフィックプロセ ッサの別々のプログラムを実行できるようにするもので ある。

【0024】デジタル画像/グラフィックプロセッサ7 1、72、73、74は、単一インストラクションマル チデータモード (SIMD) で異なるデータに対する同 じインストラクションを実行できる。このモードにおい て、4つのデジタル画像/グラフィックプロセッサのた めの単一インストラクションストリームは、インストラ クションキャッシュメモリ21から生じる。データユニ 40 ット画像/グラフィックプロセッサ71は、フェッチオ ペレーションおよびプランチオペレーションを制御し、 クロスパー50は他のデジタル画像/グラフィックプロ セッサ72、73および74へ同じインストラクション を供給する。デジタル画像/グラフィックプロセッサ7 1は、デジタル画像/グラフィックプロセッサ71、7 2、73および74のすべてに対するインストラクショ ンフェッチを制御するので、これらデジタル画像/グラ フィックプロセッサは本来SIMDモードでは同期化さ れるものである。

【0025】転送コントローラ80は、マルチプロセッ サ集積回路100のための組み合わされたダイレクトメ モリアクセス (DMA) マシンと、メモリインターフェ ースであり、この転送コントローラ80は、インテリジ ェントにキューイングし、優先度をセットし、5つのプ ログラマブルプロセッサのデータリクエストおよびキャ ッシュミスにサービスする。マスタープロセッサ60お よびデジタル画像/グラフィックプロセッサ71、7 2、73および74のいずれも、転送コントローラ80 を介してマルチプロセッサ集積回路100の外部のメモ リおよびシステムにアクセスする。 データキャッシュま たはインストラクションキャッシュミスは転送コントロ ーラ80によって自動的に取り扱われる。キャッシュサ ーピス (S) ポートは、かかるキャッシュミスを転送コ ントローラ80へ伝送し、キャッシュサービスポート (S) はメモリからではなくプロセッサから情報を読み 出すマスタープロセッサ60およびデジタル画像/グラ フィックプロセッサ71、72、73および74は、リ ンクされたリストパケット転送として転送コントローラ 80からのデータ転送をリクエストできる。これらリン クされたリストパケット転送は、ソースメモリアドレス と宛て先メモリアドレスとの間で多次元ブロックの情報 の転送を可能にするものであり、これらアドレスはマル チプロセッサ集積回路100内にあってもよいし、また はマルチプロセッサ集積回路100の外部にあってもよ い。転送コントローラ80は、内部のデータを保持する のに周期的なリフレッシュを必要とするダイナミックラ · ンダムアクセスメモリ (DRAM) 用のリフレッシュコ

【0026】フレームコントローラ90はマルチプロセ ッサ集積回路100と、外部画像キャプチャおよびディ スプレイシステムとの間のインターフェースである。こ のフレームコントローラ90は、キャプチャおよびディ スプレイデバイスに対する制御を行い、これらデバイス とメモリとの間のデータの移動を自動的に管理する。こ のため、フレームコントローラ90は、2つの独立した 画像システムに対して同時に制御を行う。これら画像シ ステムは一般に画像キャプチャ (取り込み) 用第1画像 システムと画像ディスプレイ用の第2画像システムとか らなるが、フレームコントローラ90の使用はユーザー によって制御される。これら画像システムは、通常、フ レームグラバーまたはフレームバッファ記憶装置のいず れかに対して使用される独立したフレームメモリを含 む。フレームコントローラ90はリフレッシュおよびシ フトレジスタ制御により、ピデオダイナミックランダム アクセスメモリ(VRAM)を制御するように作動する ことが好ましい。

ントローラも含むことが好ましい。

【0027】マルチプロセッサ集積回路100は、大規 模画像処理のために設計されている。マスタープロセッ 50 サ60は埋め込み制御を行い、デジタル画像/グラフィ

ックプロセッサ71、72、73、74の活動を調和さ せ、これらプロセッサの発生した結果を解釈する。デジ タル画像/グラフィックプロセッサ71、72、73、 74は、ピクセル解析および操作に良好に適している。 ピクセルのデータが多く、情報が少ないとみなされる場 合、代表的なアプリケーションではデジタル画像/グラ フイックプロセッサ71、72、73、74がピクセル を良好に検査し、未加工データを情報とする。次にこの 情報は、デジタル画像/グラフィックプロセッサ71、 72、73、74またはマスタープロセッサ60のいず れかによって分析できる。クロスパー50はプロセッサ 内通信を仲介する。更にこのクロスパー50はマスター プロセッサ集積回路100を共用メモリシステムとして 実現できるようにする。このアーキテクチャでは、メッ セージの通過は通信の主な形態となる必要はない。しか しながら共用メモリをメッセージが通過するようにでき る。各デジタル画像/グラフィックプロセッサ、クロス パー50の対応する部分およびメモリ20の対応する部 分は、この実施例内で同じ幅を有する。これにより、同 じピン出力を維持しながら、モジュラー式のデジタル画 20 像/グラフィックプロセッサおよび対応するメモリの追 加または取り外しに適応できるようにすることにより、 アーキテクチャをフレキシブルにできる。

【0028】ある実施例では、マルチプロセッサ集積回 路100のすべての部品は、0.6 μmの特徴的寸法を 用いた相補的酸化金属半導体(CMOS)に形成された 単一集積回路に配置されている。マルチプロセッサ集積 回路100は、256個のピンを有するピングリッドア レイパッケージ内に適当に製造される。入出力端は、例 えばTTL論理電圧にコンパーチブルであり、マルチプ 30 ロセッサ集積回路100は、約300万個のトランジス タを含み、50MHzのクロックレートを使用してい る。図3は、インタラプトイネーブルレジスタINTE N110およびインタラプトフラグレジスタINTFL Gのためのフィールド定義を示す。rと表示されたビッ トは、将来の使用に対して保留されており、一のついた ビットは、好ましい実施例では使用されないが、別の実 施例では使用できる。インタラプト(割り込み)は、左 から右に優先度が決められている。各インタラプトソー スは、インタラプトイネーブルレジスタ I NTEN11 0の対応するイネーブル (E) ビット内に1をセットす ることによって、個々にイネーブルできる。インタラプ トフラグレジスタINTFLG115のインタラプトソ ースピットは、右から左へ、すなわち常時イネーブルに されているエミュレーションインタラプトETRAP、 XYパッチインタラプト、タスクインタラプト、パケッ ト転送ビジーインタラプトPTB、パケット転送エラー インタラプトPTERROR、パケット転送成功インタ ラプトPTEND、マスタプロセッサ60メッセージイ ンタラプトMPMSG、デジタル画像/グラフィックプ 50 は、解析論理またはETRAPインストラクションのい

14

ロセッサ71メッセージインタラプトDIGPOMS G、デジタル画像/グラフィックプロセッサ72メッセ ージインタラプトDIGP1MSG、デジタル画像/グ ラフィックプロセッサ73メッセージインタラプトDI GP2MSG、デジタル画像/グラフィックプロセッサ 7 4 メッセージインタラプトDIGP3MSGの方向 に、優先度が低くなるようになっている。ビット31~ 28は、8個のデジタル画像/グラフィックプロセッサ を含むマルチプロセッサ集積回路100の実現の際に4 つの追加デジタル画像/グラフィックプロセッサからの メッセージインタラプトのために保留されている。 【0029】インタラプトイネーブルレジスタINTE N110のWビット (ビット0) はインタラプトフラグ レジスチINTFLG115への書き込みを制御する。 通常このピットはエミュレーションインタラプトをイネ ーブルするかどうかを制御する。好ましい実施例では、 エミュレーションインタラプトはディスエープルできな いので、インタラプトイネーブルレジスタINTEN1 10内で、このインタラプトに対するイネーブルビット の必要はない。インタラプトイネーブルレジスタINT EN110のピットOは、インタラプトフラグレジスタ INTFLG115の作動を変えるものである。インタ ラプトイネーブルレジスタINTEN110のWビット が1であると、インタラプトフラグレジスタINTFL G115へのソフトウェアの書き込みはピットを1にセ ットできるだけである。これらの条件では、インタラプ トフラグレジスタINTFLG115のピットへの0の **書き込みは全く効果はない。このようなWビットが0で** ある場合、インタラプトフラグレジスタINTFLG1 15のいずれかのビットへの1の書き込みは、そのビッ トを0にクリアする。インタラプトフラグレジスタ I N TFLG115の任意のピットへの0への書き込みは全 く効果がない。これにより、他のステートを乱すことな くインタラプトフラグレジスタINTFLG115内の 個々のインタラプトフラグをクリアできる。各インタラ プトサービスルーチンは、リターン前に対応するインタ ラプトフラグを適当にクリアするが、その理由は好まし い実施例ではハードウェアによってこれらフラグをクリ アしていないからである。この唯一の例外として、エミ ュレーションインタラプトETRAPハードウェアによ ってクリアされるが、この理由は、このようなインタラ プトが常時イネーブルされているからである。特定のイ ンタラプトソースがソフトウェアの書き込みによってこ れをクリアするのと同じように、インタラプトフラグレ ジスタINTFLG115内のピットを同時にセットし ようとしている場合、ロジックによりこのピットはセッ トされる。

【0030】ETRAPインタラプトフラグ(インタラ プトフラグレジスタINTFLG115のピット0)

ずれかからセットされる。このインタラプトはディスエ ーブルされないので、通常は即座にサービスされるが、 インタラプトサービスはパイプラインストール条件、例 えばクロスパー50を介するメモリの競合が解決される まで待機する。ENTRAPインタラプトフラグは、イ ンタラプトサービスがされる際にハードウェアによって クリアされるインタラプトフラグレジスタINTFLG 115内の単なるインタラプトピットである。 XY P ATCHインタラプトフラグ(インタラプトフラグレジ スタINTFLG115のピット11) は、XYアドレ 10 ス指定をするのにグローバルアドレスユニット610 と、ローカルアドレスユニット620との組み合わせを 用いる際に、所定の条件でセットされる。XYパッチさ れたアドレス指定は所定の条件でインタラプトを発生で きる。XYパッチされたアドレス指定のためのインスト ラクションワードの呼び出しは、かかるインタラプトを 発生できるかどうか、更に指定されたパッチの内外でア ドレス上で許可されたインタラプトを行うかどうかを示 している。

【0031】マスタプロセッサ60からのコマンドを受信した際に、TASKインタラプトフラグ(インタラプトフラグレジスタINTFLG115内のビット14)がセットされる。このインタラプトによりデジタル画像/グラフィックプロセッサ71がそのTASKインタラプトベクトルをロードする。このインタラプトは、例えばマスタプロセッサ60の制御により、選択されたデジタル画像/グラフィックプロセッサ71、72、73、74をスイッチングさせることができる

キューアクティブピットが1のとき、ソフトウェアが通信用レジスタCOMM120のパケット転送ピットに1を書き込む場合、パケット転送ピジーインタラプトフラグPTB(インタラプトフラグレジスタINTFLG115のピット17)がセットされる。これにより先のパケット転送が終了したかどうかをチェックすることなくパケット転送を送ることができる。先のパケット転送がまだ待機中であれば、このインタラプトフラグはセット状態となる。これについては通信用レジスタCOMM120の説明と関連して後に詳細に述べる。

【0032】デジタル画像/グラフィックプロセッサにより送られるパケット転送を実行する間に、転送用コン 40トローラ80がエラー条件に遭遇すれば、パケット転送エラーインタラプトフラグPTERROR (インタラプトフラグレジスタINTFLG115のピット18)がセットされる。転送コントローラ80がデジタル画像/グラフィックプロセッサのリンクされたリストの終了部に遭遇するか、または終了時にリクエスト中のデジタル画像/グラフィックプロセッサをインタラプトするよう、転送コントローラ80に命令するパケット転送を完了した際に、パケット転送エンドインタラプトフラグP

TEND (インタラプトフラグレジスタINTFLG1 15のピット19) が転送コントローラ80によってセ

16

【0033】マスタプロセッサ60がそのデジタル画像 /グラフィックプロセッサにメッージインタラプトを送 ると、マスタプロセッサメッセージインタラプトフラグ MPMSG (インタラプトフラグレジスタINTFLG 115のピット20)がセット状態となる。インタラプ トフラグレジスタINTFLG115のピット27~2 4は、デジタル画像/グラフィックプロセッサ71、7 2、73、74からのメッセージインタラプトをログす る。デジタル画像/グラフィックプロセッサ71、7 2、73または74は、インタラプトフラグレジスタI NTFLG115の対応するビットを介してそれ自体に メッセージを送ったり、それ自体をインタラプトでき る。デジタル画像/グラフィックプロセッサ71が、デ ジタル画像/グラフィックプロセッサにメッセージイン タラプトを送ると、デジタル画像/グラフィックプロセ ッサ0のメッセージインタラプトフラグDIGPOMS G (インタラプトフラグレジスタINTFLG115の ピット24) がセットされる。同様に、デジタル画像/ グラフィックプロセッサ72が、メッセージインタラプ トを送ると、デジタル画像/グラフィックプロセッサ1 のメッセージインタラプトフラグDIGP1MSG(イ ンタラプトフラグレジスタ INTFLG115のピット 25) がセットされる。デジタル画像/グラフィックプ ロセッサ73が、メッセージインタラプトを送ると、デ ジタル画像/グラフィックプロセッサ2のメッセージイ ンタラプトフラグDIGP2MSG (インタラプトフラ グレジスタINTFLG115のピット26) がセット される。デジタル画像/グラフィックプロセッサ74 が、メッセージインタラプトを送ると、デジタル画像/ グラフィックプロセッサ3のメッセージインタラプトフ ラグDIGP3MSG (インタラプトフラグレジスタI NTFLG115のピット27) がセットされる。先に 述べたように、インタラプトフラグレジスタINTFL G115のピット31~28は、8個のデジタル画像/ グラフィックプロセッサを含むマルチプロセッサ集積回 路100を実現する際の4つの付加的デジタル画像/グ

【0034】イネーブルされたインタラプトが起きると、小ステートマシンにすることができるインタラプト 疑似インストラクションユニットがインストラクション レジスターアドレスステージでパイプラインに次の疑似 インストラクションの組を注入する。

ラフィックプロセッサからのメッセージインタラプトの

[0035]

ために保留されている。

【数1】

30

*(A14 -= 16) = SR *(A14 + 12) = PCBR = *vectadd ; 5, G 7 Fr L E 12-1-73 E 15 0 vectaddの2>の最小性ピッチ=11 *(A14 + 8) = IPA*(A14 + 4) = IPE

【0036】これら疑似インストラクションをそれぞれ PS1、PS2、PS3、PS4およびPS5と称す。 このシーケンスによってはサブルーチンIPRSからの 10 れたデジタル画像/グラフィックプロセッサ71、7 インストラクションポインタリターンはセーブされな い。インタラプトサービスルーチンがなんらかのブラン チを実行する場合、インタラプトサービスルーチンによ ってまず最初にサブルーチンIPRSからのインストラ クションポインタリターンをプッシュし、リターン前に レストアしなければならない。ベクトルフェッチは保護 されているサブルーチンIPRSからのインストラクシ ョンポインタリターンを全プログラムカウンタPC70 1にロードすることである。これによりプログラムカウ ので、すべてのインタラプトベクトルの3つの最小位ピ ットが0にされる。この説明の例外は、リセット後にフ ェッチされるタスクベクトルは、ルーピングをディスエ ープルするようにLピット(プログラムカウンタPC7 01のピット0) をセットさせなければならないことで ある。

【0037】インタラプトフラグレジスタINTFLG 115内に示されたインタラプトのためのインタラプト サービスルーチンの開始ポイントのそれぞれのアドレス のデジタル画像/グラフィックプロセッサインタラプト 30

ペクトルと称す。これらアドレスはソフトウェアによっ て発生され、表1に示されるそれぞれのインタラプトさ 2、73、74に対応するパラメータメモリ25、3 0、35、40にデータとしてロードされる。インタラ プト疑似インストラクションPS3は、対応するパラメ ータメモリ25、30、35または40における表示さ れたアドレスに記憶された32ピットのアドレスを取り 出し、これをプログラムカウンタPC701に記憶す る。インタラプト疑似インストラクションユニット77 0はインタラプトイネーブルレジスタによってイネーブ ルされた最高優先度のインタラプトに基づき、対応する ンタPC701のS、GおよびLピットがロードされる 20 パラメータメモリのためにアドレスを計算する。インタ ラプト疑似インストラクションユニット770は各デジ タル画像/グラフィックプロセッサのためのユニークな アドレスを発生するよう、通信レジスタCOMM120 からのデジタル画像/グラフィックプロセッサ番号を含 むように作動する。インタラプト疑似インストラクショ ンPS4およびPS5は、インタラプトサービスルーチ ンへのプランチの後のディレイスロット内にあることに 留意されたい。

[0038]

【表1】

	·		1000
19			20
INTFLG	_	•	
ピット	インタラプト名	アドレス	
310987654321098765432109876543210	田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田田	0100#1FECOC8 0100#1FECOC8 0100#1FECOC8 01000#1EECOC8 01000#1DDC 01000#1DDC 01000#1CCC 01000#1CCC 01000#1BBA 01000#1BBA 01000#1BBA 01000#118 01000#118 01000#118 01000#118 01000#118 01000#118 01000#18 01000#18 01000#18	
		I	

娶1

【0039】各アドレスにて#は通信レジスタCOMM 120から得られたデジタル画像/グラフィックプロセ ッサ番号と置換される。

【0040】インタラプトサービスルーチンの最後の4 30 つのインストラクションは、次の(32ピットデータの シフトされていないインデックス) オペレーションを含 んでいなければならない。

[0041] 【数2】

SR = *(A14 ++= 4) BR = * (A14 ++= 7)

BR = * (A14 ++= 5)

BR = *(A14 ++= 5)

【0042】これらインストラクションをそれぞれRE 40 TI1、RETI2、RETI3およびRETI4と称 す。他のオペレーションは希望すればこれらオペレーシ

ョンとパラレルにコード化できるが、これらのオペレー ションのいずれもステータスレジスタ211を変えては

【0043】新しいタスクをデジタル画像/グラフィッ クプロセッサ上で実行すべきであり、新しいタスクを終 了した後に最初のステートに復帰すべき場合インタラブ トステートをセーブできる。インタラプトイネーブルレ ジスタINTEN110上のWピットにより制御される 50 書き込みモードにより、セービングまたはレストアオペ レーション中にインタラプトを失うことなくこれを行う ことができる。これは次のインストラクションシーケン スで実行できる。まずDINTインストラクションによ りインタラプトをディスエーブルし、次にインタラプト イネーブルレジスタ I NTEN110およびインタラプ トフラグレジスタINTFLG115の双方をセープ し、インタラプトイネーブルレジスタINTEN110 のWピット(ピット0)を0にセットし、16進数FF FFFFFFE41297717772741NTFL G115に書き込む。イネーブリングインタラプトを含 むことができる新しいタスクを実行する。新しいタスク の完了後、元のタスクをリカバーし、最初にDINTイ ンストラクションによりインタラプトをディスエーブル し、インタラプトイネーブルレジスタINTEN110 のWピットを1にセットする。メモリからインタラプト フラグレジスタ INTFLG115のステータスをレス トアし、次にメモリからインタラプトイネーブルレジス タINTEN110のステータスをレストアする。最後 にEINTインストラクションによりインタラプトをイ ネーブルする。

【0044】各デジタル画像/グラフィックプロセッサ 71、72、73、74は、他のデジタル画像/グラフ ィックプロセッサおよびマスタプロセッサ60にコマン

ドワードを送信できる。レジスタA15の宛て先、グロ ーバルアドレスユニットのうちの0値のアドレスレジス タによるレジスタ間の移動により、宛て先プロセッサへ のコマンドワードの転送が開始される。このようなレジ スタ間の転送は、後述するように、一つのインストラク ションでデータユニット110のオペレーションおよび ローカルデータポート144を介したアクセスと組み合 わせることができる。このようなコマンドワードは特別 コマンドワード信号に伴われてグローバルデータポート りマスタプロセッサ60およびデジタル画像/グラフィ ックプロセッサ71、72、73、74はマルチプロセ ッサ集積回路100の他のプロセッサとの通信が認めら

【0045】図4は、これらコマンドワードのフィール ド定義を略図で示している。好ましい実施例では、コマ ンドワードはグローバルデータポート148を介して送 信されるデータと同一の32ビット長さを有する。各コ マンドワードの最小位のビットは、コマンドワードがア ドレス指定される一つ以上のプロセッサおよび他の回路 20 を定義している。各受け入れ側回路は、これらピットが コマンドワードをその回路に向けることを表示している 場合に限り、受信したコマンドワードに応答する。各コ マンドワードのビット3~0はそれぞれデジタル画像/ グラフィックプロセッサ74、73、72、71をそれ ぞれ指定している。好ましい実施例ではピット7~4は 使用されず、8個のデジタル画像/グラフィックプロセ ッサを有するマルチプロセッサ集積回路100内で使用 するために保留されている。ビット8はマルチプロセッ サ60にコマンドワードをアドレス指定することを表示 30 している。ピット9はコマンドワードを転送コントロー ラ80に向けることを表示しており、ビット10はコマ ンドワードをフレームコントローラ90へ向けることを 表示している。ここですべての回路はすべてのコマンド ワードを他のすべての回路に送ることを許可されている わけではないことに留意されたい。例えばシステムレベ ルのコマンドワードはデジタル画像/グラフィックプロ セッサから他のデジタル画像/グラフィックプロセッサ またはマスタプロセッサ60へ送ることはできない。マ スタプロセッサ60しか、転送コントローラ80または 40 フレームコントローラ90へコマンドワードを送ること ができない。どの回路がどのコマンドワードを他のどの 回路に送ることができるかの制限について、各コマンド ワードフィールドの説明と関連させて後に説明する。

【0046】コマンドワードのRビット(ビット31) は、リセットビットである。マスタプロセッサ60はこ のワードをデジタル画像/グラフィックプロセッサに対 して発生したり、またはあるデジタル画像/グラフィッ クプロセッサがこのコマンドワードを自己に発生したり できる。意図している実施例は、いずれのデジタル画像 50

/グラフィックプロセッサの他のデジタル画像/グラフ ィックプロセッサをリセットできない。下記のリセット シーケンスの説明全体で、アドレス内の各数字の#はコ マンドレジスタCOMM120のビット1~0に記憶さ れたデジタル画像/グラフィックプロセッサの番号と置 換すべきであることに留意されたい。指定されたデジタ ル画像/グラフィックプロセッサがリセットコマンドワ ードを受けると、まずホールトラッチをセットし、リセ ットリクエスト信号を転送コントローラ80へ送る。転 148を介してクロスバー50へ送信される。これによ 10 送コントローラ80はリセットアクノーリッジ信号をデ ジタル画像/グラフィックプロセッサへ送る。リセット 中のデジタル画像/グラフィックプロセッサは、転送プ ロセッサ80からリセットアクノーリッジ信号が受信さ れるまで、別の動作は実行しない。リセットアクノーリ ッジの受信時にデジタル画像/グラフィックプロセッサ は次のシーケンスのオペレーションを開始する。すなわ ち既にセットされていなければホールトラッチをセット し、通信レジスタCOMM120のF、P、QおよびS ピットを0にクリア (これらピットの使用については後 述する) し、アドレスユニット120によりペンディン グ中のメモリアクセスをクリアし、インストラクション キャッシュサーピスリクエストをリセットし、インスト ラクションレジスター実行ステージIRE752に次の インストラクションをロードする。

[0047]

【数3】

BR =[u.ncvz] A14 << 1 A14 = Hex "0100#7F0"

【0048】このインストラクションはプログラムカウ ンタPC701に対して1ピット左にシフトされたスタ ックポインタA14の内容に対して変化しないようにさ れている否定、桁上げ、オーパーフローおよび0ステー タスピット、更にR ピットセットを無条件にロードし、 スタックポインタA14のロードと並行にスタックポイ ンタA14をリセットし、インストラクションレジスタ アドレスステージIRAに下記のインストラクションを ロードする。

[0049]

【数4】

*(PBA + Hex "FC") = PC

【0050】このインストラクションはアドレスPBA と16進数FCの合計によって表示されるアドレスにプ ログラムカウンタPC701の内容を記憶させ、インタ ラプト疑似インストラクションユニット770をセット して、次にインタラプト疑似インストラクションPS3 をロードし、タスクインタラプトを表示するインタラプ トフラグレジスタINTFLG115のピット14をセ ットし、インタラプトフラグレジスタINTFLG11 5のピット0をクリアしてエミュレータトラップインタ

ラプトETRAPをクリアし、ループ制御レジスタLC TLのピット11、7および3をクリアして、よってす べてのループをディスエーブルする。

【0051】マスタプロセッサ60がアンホールトコマ ンドワードを送信すると、デジタル画像/グラフィック プロセッサによる実行が開始する。この実行によってデ ジタル画像/グラフィックプロセッサの作動が開始する と16進数010#7FCをアドレス指定するよう、プ ログラムカウンタPC701に記憶されていたアドレス れていたスタックポインタA14の前の内容およびプロ グラムカウンタPC701の制御ピット(ピット2~ 0) の現在の値がセープされ、アドレス16進数010*

*0#7F0をスタックポインタA14にロードし、プロ グラムカウンタPC701に制御ビット2~0が000 となっているタスクインタラプトベクトルをロードし、 アドレス16進数0100#7F8に制御ピット2~0 を含むインストラクションレジスタア ドレスステージ [PAの内容を記憶し、アドレス16進数0100#7F 4に制御ピット2~0を含むインストラクションレジス タ実行ステージ I P E の内容を記憶し、タスクインタラ プトによって示されたアドレスにおいてプログラムの実・ をセープする。これにより12ピットだけ左にシフトさ 10 行を開始する。表2にリセット後のスタックステートが 示されている。

> [0052] 【表 2 】

アドレス	内容
16進数0100#7FC	リセット前の左に1つシフトされた場所からのスタックポ インタレジスタA14
16遊数0100#7F8	リセット前からのインストラクションレジスタアドレスス テージ】RA
16遊数0100#7F4	リセット前からのインストラクションレジスタ実行ステージIRB

汲2

【0053】インストラクションレジスターアドレスス テージIRAおよびインストラクションレジスタ実行ス テージIREの先のステートは、制御ビット2~0を含` む。スタックポインタA14はアドレス16進数010 0#7F0を含むことに留意のこと。

【0054】コマンドワードのうちのHピット(ピット 30) はホールトピットである。マスタプロセッサ60 はこのコマンドワードを任意のデジタル画像/グラフィ ックプロセッサに発生することもできるし、あるデジタ ル画像/グラフィックプロセッサはこのコマンドを自ら に発生することもできる。意図している実施例では、い ずれのデジタル画像/グラフィックプロセッサも他のデ ジタル画像/グラフィックプロセッサを停止することは できない。指定されたデジタル画像/グラフィックプロ セッサがこのコマンドワードを受信すると、デジタル画 像/グラフィックプロセッサはホールトラッチをセット し、パイプラインを停止させる。この後のデジタル画像 /グラフィックプロセッサは無限にクロスパーメモリが 40 競合しているかのように働く。何もリセットされず、何 もインタラプトは起きないか、またはそのように認識さ れる。あるデジタル画像/グラフィックプロセッサはコ マンドワードを送ることにより自身を停止させると、ホ ールトコマンドワードを送るインストラクションの後の 2つのインストラクションは、そのインストラクション パイプライン内にあることに留意されたい。ホールトコ マンドワードを発生したインストラクションの後の第1 インストラクションのアドレスパイプラインステージが

そのアドレスパイプラインステージを実行することにな ることに留意されたい。このようなホールトステートは マスタプロセッサ60からのアンホールトコマンドワー ドを受信することによってしか反転できない。

【0055】ホールト条件は変わらないので、デジタル 画像/グラフィックプロセッサ内のパワー消費量を減少 させる。デジタル画像/グラフィックプロセッサがこの モードになっている間、クロックを停止することにより 更にパワーを節約できる。

【0056】コマンドワードのUピット(ピット29) は、アンホールトピットである。このコマンドワードは マスタプロセッサ60から一つ以上のデジタル画像/グ ラフィックプロセッサ71、72、73、74によって しか発生できない。アンホールトコマンドワードは宛て 先デジタル画像/グラフィックプロセッサのホールトラ ッチをクリアし、デジタル画像/グラフィックプロセッ サは次に、何も起こらなかったがごとくホールトの後に コードの実行を再開する。これはハードウェアまたはコ ードリセットの後でデジタル画像/グラフィックプロセ ッサをスタートさせる好ましい方法である。アンホール トコマンドワードの実行時に宛て先デジタル画像/グラ フィックプロセッサは、そのタスクインタラプトペクト ルによって示されたアドレスでもコードの実行を始め る。Uビットの優先度は単一コマンドワードのHピット よりも高い。したがってHピットとUピットとの双方を 備えた単一コマンドワードを受信する結果、アンホール トコマンドが実行される。マスタプロセッサ60からの インストラクションパイプラインの性質により、すでに 50 アンホールトコマンドワードとデジタル画像/グラフィ

ックプロセッサ自体により送信されるホールトコマンドワードを同時に受信することにより、マスタプロセッサ60のアンホールトコマンドワードに優先権が与えられる。これによりRビットはUビットより優先度が高くなる。従って、RビットとUビットセットの双方を有するマスタプロセッサ60からの単一コマンドワードが受信される結果、デジタル画像/グラフィックプロセッサはホールト状態にリセットされる。

【0057】コマンドワードのIピット(ピット28) は、インストラクションキャッシュフラッシュピットで 10 ある。マスタプロセッサ60がこのコマンドワードをい ずれかのデジタル画像/グラフィックプロセッサに送っ てもよいし、一つのデジタル画像/グラフィックプロセ ッサがかかるコマンドワードを自身に発生してもよい。 意図している実施例では、いずれのデジタル画像/グラ フィックプロセッサも他のデジタル画像/グラフィック プロセッサによるインストラクションキャッシュフラッ シュを命令できない。このコマンドワードを受信する指 定されたデジタル画像/グラフィックプロセッサはその インストラクションキャッシュをフラッシュする。イン 20 ストラクションキャッシュフラッシュは、キャッシュタ グの値フィールドをキャッシュタグレジスタ自身の番号 にセットさせ、存在するピットのすべてをクリアし、 L、R、Uビットをタグレジスタ自身の番号にセットす る。

【0058】コマンドワードのDビット(ビット27)は、データキャッシュフィールドを表示する。デジタル画像/グラフィックプロセッサ71、72、73、74は、データキャッシュを使用しないので、このコマンドワードはデジタル画像/グラフィックプロセッサに適用 30されず、これらに無視される。マスタプロセッサ60はこのコマンドワードを自らに送り、そのデータキャッシュメモリ13および14をフラッシュさせることができる。

【0059】コマンドワードのKビット(ビット14)は、タスクインタラプトを表示している。マスタプロセッサ60はこのコマンドワードをいずれのデジタル画像/グラフィックプロセッサ71、72、73または74にも送ることができるが、いずれのデジタル画像/グラフィックプロセッサも他のデジタル画像/グラフィック 40プロセッサまたはマスタプロセッサ60にこのコマンドワードを送ることはできない。

【0060】コマンドワードのGピット(ビット13)は、メッセージインタラプトを表示する。いずれのデジタル画像/グラフィックプロセッサもこのメッセージインタラプトを他のデジタル画像/グラフィックプロセッサ60に送ることができる。かかるコマンドワードで指定されたデジタル画像/グラフィックプロセッサは、そのメッセージインタラプトフラグをセットし、メッセージインタラプトがインタラプト 50

イネーブルレジスタ I NTEN110のビット20によりイネーブルされると、メッセージインタラプトを取り込む。好ましい実施例では、このコマンドワードは転送コントローラ80に送られることはない。

【0061】デジタル画像/グラフィックプロセッサが自身にコマンドワードを発生し、Hビットにより自らを停止させたり、またはIビットによってインストラクションキャッシュをフラッシュさせると、このコマンドを実行するには、このコマンドワードは対応するデジタル画像/グラフィックプロセッサの指定ビットセットを有していなければならない。これは一貫性を持たせ、かつコマンドワード機能を将来的に拡張できるようにするためである。

【0062】図5は通信レジスタCOMMのフィールド 定義を略図で示す。F、S、QおよびPビット(ビット 31~28) は、デジタル画像/グラフィックプロセッ サ71、72、73または74および転送コントローラ 80からのパケット転送の通信に使用される。Fおよび Sピットは通常の読み出し/書き込みピットであり、P ビットはSビットが0であるか、または同時に0にクリ アされる場合に限り書き込みが可能である。9ビット は、読み出し専用であり、パケット転送は転送コントロ ーラ80によるデータ移動のためのデジタル画像/グラ フィックプロセッサ71、72、73または74による リクエストである。これらデータ移動ではマイクロプロ セッサ集積回路100の内部のメモリ11~14および 21~4.0だけを必要とする場合もあれば、内部メモリ と外部メモリの双方を必要とする場合もある。パケット 転送はリンクされたリスト構造として記憶され、各デジ タル画像/グラフィックプロセッサに対しては、1度に 一つのパケット転送しかアクティブにできない。リクエ スト中のデジタル画像/グラフィックプロセッサ717 2、73または74に対応するパラメータメモリ25、 30、35または40内の専用アドレスにおけるリンク されたリストポインタは、アクティブなリンクされたリ ストの開始点をポイントする。リンクされたリストにお ける各エントリーは、次のリストエントリーに対するポ インタを含む。

【0063】パケット転送の初期化を行うには次のステップが必要である。まずデジタル画像/グラフィックプロセッサは、対応するパラメータメモリに所望するパケット転送パラメータをセットする。次にデジタル画像/グラフィックプロセッサは対応するパラメータメモリに所定のアドレスの16進数0100#0FCにリンクされたリストの第1リンクのアドレスを記憶し、ここで#はデジタル画像/グラフィックプロセッサの番号と置換される。Pビット(ビット28)の1へのセットにより、パケット転送の転送コントローラ80に警告が与えられる。デジタル画像/グラフィックプロセッサはFビット(ビット31)を1にセットすることにより高い優

先度をリクエストしたり、またはFピットをクリアする ことにより低い優先度をリクエストできる。

【0064】転送コントローラ80はPピットがセット されたことを認識し、Fビットのステートに基づきパケ ット転送への優先度を割り当てる。転送コントローラ8 0はPピットをクリアし、Qピットをセットすることに よりパケット転送が待ち行列内にあることを表示する。 次に転送コントローラ80は対応するパラメータメモリ 内の所定のアドレス、すなわち16進数の0100#0 FCにアクセスし、リンクされたリストに基づくパケッ ト転送のサービスを行う。パケット転送が完了すると、 転送コントローラ80はQビットを0にクリアし、待ち 行列がもはやアクティブでないことを表示する。デジタ ル画像/グラフィックプロセッサは、パケット転送が完 了したかどうかを表示するため、このピットを周期的に 読み出すことができる。これとは別に、パケット転送自 体がパケット転送終了時にリクエスト中のデジタル画像 /グラフィックプロセッサをインタラプトするように転 送コントローラ80に命令することもできる。この場 合、転送コントローラ80はビット19すなわちパケッ ト転送エンドインタラプトピットPTENDをインタラ プトフラグレジスタINTFLG115にセットするこ とにより、インタラプトをデジタル画像/グラフィック プロセッサへ送る。パケット転送サービス中に転送コン トローラ80がエラーを生じると、ピット18、すなわ ちパケット転送エラーインタラプトピットPTERRO RをインタラプトフラグレジスタINTFLG115に セットすることにより、デジタル画像/グラフィックプ ロセッサにインタラプト信号を送る。デジタル画像/グ ラフィックプロセッサは表1および適当なインタラプト サービスルーチンに記載された位置に記憶されている適 当なインタラプトベクトルを有する。

【0065】デジタル画像/グラフィックプロセッサ は、転送コントローラ80が先のリクエストにサービス している間、別のパケットをリクエストできる。この場 合、デジタル画像/グラフィックプロセッサはQビット が1である間にPビットを1にセットする。これが行わ れると、転送コントローラ80はインタラプトフラグレ ジスタINTFLG115のピット17をセットするこ とにより、デジタル画像/グラフィックプロセッサにパ 40 ケット転送ビジーインタラプトPTBを送る。転送コン トローラ80はPビットを0にクリアする。リクエスト 中のデジタル画像/グラフィックプロセッサのインタラ プトサービスルーチンは、第1パケット転送が待ち行列 内にある間、第2パケット転送を一時中止し、パケット 転送をキャンセルしたり、他のある訂正措置をとること ができる。このような特徴により、デジタル画像/グラ フィックプロセッサは通信レジスタCOMM120のQ ピットを最初にチェックすることなく、パケット転送を 送ることができる。

28

【0066】デジタル画像/グラフィックプロセッサ は、Sピットを1にセットすることによりパケット転送 のサービスを一時中止にできる。転送コントローラ80 は、Sビットが1であることを検出する。パケット転送 が待ち行列内にある間このことが起きると、転送コント ローラ80はQピットをPピットにコピーし、Qピット をクリアする。これにより P ピットは一般に 1 にセット される。リクエスト中のデジタル画像/グラフィックプ ロセッサ内のソフトウェアは、SおよびPビットのステ ータスを変えることができる。 転送コントローラ80は 一時中断されたパケット転送のリンクされたリスト内の 位置をメモリに保持する。Sピットが0であり、Pピッ トが同時に1であると、転送コントローラ80が判断す ると、一時中止されていたパケット転送は再開される。 【0067】通信レジスタCOMM120の同期ピット フィールド (ビット15~8) は、同期したマルチイン ストラクション、マルチデータモードで使用される。こ のフィールドは、同期したマルチインストラクション、 マルチデータモードを可能にするロックインストラクシ ョンLCKおよびこのモードをディスエーブルするアン ロックインストラクションUNLCKによって境界が定 められたインストラクションのために作動する。ピット 11~8は、インストラクションのフェッチをデジタル 画像/グラフィックプロセッサ74、73、72および 71とそれぞれ同期化すべきかどうかを表示している。 これらピットのいずれかにおける1は、対応するデジタ ル画像/グラフィックプロセッサが先のインストラクシ ョンの実行を完了したことを表示するまでのデジタル画 像/グラフィックプロセッサがインストラクションフェ ッチを遅延することを示している。このデジタル画像/ グラフィックプロセッサを同期すべき他のデジタル画像 **/グラフィックプロセッサは、同様にして通信レジスタ** COMM120内の対応するピットをセットすることに、 ある。デジタル画像/グラフィックプロセッサが同期し たマルチインストラクション、マルチデータモードにあ る場合、それ自身に対応する同期ピットをセットする必 要はないが、セットしても害はない。 ビット15~12 は、8つのデジタル画像/グラフィックプロセッサまで 拡張する場合に保留したものである。

【0068】通信レジスタCOMM120のDIGP#フィールド(ビット2~0)は、マルチプロセッサ集積回路100上の各々の特定のデジタル画像/グラフィックプロセッサに対してユニークとなっている。これらビットは読み出し専用であり、これらビットに書き込もうとする試みは不可能である。これは同地つでないデジタル画像/グラフィックプロセッサ71、72、73および74の一部にすぎないからであり、ビット1~0は表3に示すような特定のデジタル画像/グラフィックプロセッサを識別する2ビットのコードに配線で発生でき

【0069】 【表3】

24-164	パラレルレ					
1 0	プロセルサ					
0 0	DIGPO (71)					
0 1	DIGP1 (72)					
1 0	DIGP2 (73)					
1 1	DIGP3 (74)					

【0070】ビット2は8個のデジタル画像/グラフィックプロセッサを有するマルチプロセッサ集積回路100で使用するために保留されていることに留意されたい。現在好ましい実施例は、このビットは、4つのデジタル画像/グラフィックプロセッサ71、72、73および74のすべてに対し0となるように、配線で発生される。

【0071】通信レジスタCOMM120のこの部分は 特定のデジタル画像/グラフィックプロセッサを識別す るように働き、デジタル画像/グラフィックプロセッサ の職別番号は通信レジスタCOMM120と7(16進 数0000007)とAND論理演算することによって 抽出できる。例えば、インストラクションD0=COM 20 M&7がこれを行う。このインストラクションは通信レ ジスタCOMM120のピット2~10内のデータだけ をリターンさせる。このインストラクションは8個のデ ジタル画像/グラフィックプロセッサを有する実施例に 対して適しており、各デジタル画像/グラフィックプロ セッサに対応するデータメモリおよびパラメータメモリ のアドレスは、そのデータ画像/グラフィックプロセッ サの識別に依存するので、識別番号によりソフトウェア がこれら対応するメモリのアドレスを計算できる。この ような識別番号を使用することにより、プログラムを実 30 行する特定のデジタル画像/グラフィックプロセッサと 独立したソフトウェアを書き込むことが可能となる。デ ジタル画像/グラフィックプロセッサと独立したプログ ラムが、対応するパラメータメモリのベースアドレス と、データメモリのペースアドレスに対しレジスタPB AおよびDBAを使用することもできる。

【0072】マルチプロセッサ集積回路100は小エンディアンまたは大エンディアンフォーマットで作動できる。特に表記しなければ、図および表は大エンディアンフォーマットでのオペレーションを示す。内部レジスタ 40 および外部データバスのためのビットナンバリングは、常に右側にビット0を有する小エンディアンの規定に従う。64ビットのWワード内のバイトは、小エンディアンモードでは右側からアドレス指定され、大エンディアンモードでは左側からアドレス指定される。常に32ビットオペレーションを用いて内部レジスタにアクセスすることにより混乱を受けることができる。他の実施例でバス幅を広くしたり狭くしたりすることもできる。16ビットの整数倍であるバス幅が最も有効であると信じられる。

【0073】転送コントローラ80は、マルチプロセッサ集積回路100のうちのマスタプロセッサ60およびデジタル画像/グラフィックプロセッサ71、72、73、74と外部メモリ、例えばビデオRAM5および6並びにメモリ9との間のインターフェースとなっている。転送コントローラ80は、いくつかの自律的メモリオペレーションのみならずプロセッサによってリクエストされるメモリオペレーションを実行する。これらについては後述する。転送コントローラ80はすべてのメモリ11、12、13、14、15、21、22、23、24、25、26、27、28、29、30、31、32、33、34、35、36、37、38、39および40にアクセスをするクロスバー50に、64ビットのバス接続をしている。従って転送コントローラ80はインストラクションキャッシュ、データメモリおよびパラ

メータメモリのすべてにアクセスできる。第2の64ビ

ットのバスは、画像システムバスに接続し、オフチップ

アクセスを行う。

30

【0074】転送コントローラ80はそのホールド/ホ ールドアクノーリッジ機構を使用することにより、画像 システムを介する外部メモリへのアクセスを外部ホスト が行うことを可能にしている。転送コントローラ80は キャッシュミスおよびパケット転送リクエストを行い、 外部DRAM/VRAMのリフレッシュを行い、フレー ムコントローラ90が必要とするシリアルレジスタ転送 サイクルを実行し、VRAMをペースとするディスプレ イ/キャプチャバッファを更新する。メモリ22、2 3, 24, 27, 28, 29, 32, 33, 34, 3 7、38および39を用いる転送コントローラ80のメ モリオペレーションは、通常、デジタル画像/グラフィ ックプロセッサ71、72、73、74またはマスタプ ロセッサ60からのパケット転送リクエストに応答して 行われる。パケット転送は、オンチップメモリとオフチ ップメモリとの間でデータを転送する極めてフレキシブ ルな方法を提供するものである。転送コントローラ80 は直接外部アクセス(DEA)サイクルを用いることに より、プロセッサに直接データを送ることもできる。直 接外部アクセスサイクルはデジタル画像/グラフィック プロセッサ71、72、73、74がオフチップメモリ にアクセスできるようにすると共に、外部メモリにアク セスする際にマスタプロセッサ60がそのデータキャッ シュメモリをパイパスできるようにする。転送コントロ ーラ80は種々のリクエストの優先権を定め、必要であ ればパケット転送リクエスト間で外部メモリインターフ ェースをタイムシェアする。マスタプロセッサ60、デ ジタル画像/グラフィックプロセッサ71、72、7 3、74、フレームコントローラ90およびホスト処理 システム1からのリクエストのすべては固定された優先 度(順位)決定方法によりサービスされる。同じ優先度 の多数のリクエストがペンディングであると、転送コン

トローラ80はラウンドロビン方法に基づいてこれらに サービスを行う。

【0075】転送コントローラ80はプロセッサからの 多くの異なるタイプのリクエストを処理しなければなら ない。最適なシステムの性能を保つには、これらリクエ ストは緊急度および重要性によって優先度が定められ る。転送コントローラ80はこれらの異なる優先度に基 づいて作動するので、クロスバー50に対する自己の優 先度はサイクルごとに変わり得る。

【0076】図6は、画像システムバス上での転送コン 10 トローラ80のオペレーションの優先度を示す。これは 階層200として示されている。同じ優先度の多数のリ クエストが受信されると、転送コントローラ80はこれ らをラウンドロビン法で処理する。これについては図6 に示されている。いずれのプロセッサもパケット転送に 対して一つのアクティブな優先度しか有することができ ない。マスタプロセッサ60が緊急優先度、高い優先度 および低い優先度のパケツト転送リクエストを送ること ができるが、デジタル画像/グラフィックプロセッサ? 1、72、7374は、高低優先度のパケット転送に限 20 定されている。

【0077】最高優先度201はホスト処理システム1 による外部パスリクエスト (HRRQ) のサービスであ る。転送コントローラ80はホストリクエストライン上 の信号に応答し、画像システムバスの制御をホスト処理 システム1の下に置くことができる。

【0078】次に低い優先度202は、フレームコント ローラ90からのメモリリクエストのサービスである。 次に低い優先度203は、緊急なダイナミックランダム アクセスメモリ (DRAM) のリフレッシュリクエスト のサービスである。更に下に述べるように、DRAMリ フレッシュリクエストの所定のバックログが形成された 際に、これら緊急DRAMリフレッシュリクエストが生 じる。

【0079】次の優先度204は、マスタプロセッサ6 0のインストラクションキャッシュメモリ11および1 2、データキャッシュメモリ12および13のサービス 並びにインタラプトがディスエーブルされたときのマス タプロセッサ60の緊急パケットリクエストである。各 プロセッサに含まれる関連するキャッシュロジックによ り、キャッシュに関連する転送コントローラ80のすべ てのオペレーションが自動的にリクエストされる。リク エストされたデータは外部メモリ位置からリクエスト中 のプロセッサのデータキャッシュメモリ内の適当なサブ プロックへ移動される。転送コントローラ80はマスタ プロセッサ60が必要とする際に、マスタプロセッサ6 0のためにデータキャッシュメモリ13および14のダ ーティサブブロックもセーブする。緊急パケット転送リ クエストはマスタプロセッサ60によってリクエストで きるだけであり、パケット転送リクエスト内の特定のピ 50 32

ットのセッティングを含む。これについては後述する。 マスタプロセッサ60がインタラプトをイネーブルする 場合、これらデータ転送は優先度が低いことに留意され

【0080】次に低い優先度は、デジタル画像/グラフ ィックプロセッサ71、72、7374またはマスタプ ロセッサ60のインストラクションキャッシュメモリ1 1および12、データキャッシュメモリ12および13 のインストラクションキャッシュリクエストまたはダイ : レクト外部アクセス (DEA) リクエストのサービス、 並びにインタラプトがイネーブルされている時のマスタ プロセッサ60の緊急パケット転送リクエストを行うこ とである。ここで、同じレベルの同時のアクセスリクエ ストは、リクエストしているプロセッサに応じてラウン ドロピン法により処理されることに留意されたい。同じ プロセッサに対するキャッシュサービスリクエストおよ びダイレクト外部アクセスリクエストは、次のプロセッ サにトークンを送る前にサービスされる。

【0081】次の優先レベル206は、高い優先度のパ ケット転送である。図6に示すように、種々のプロセッ サから生じたパケット転送は、ラウンドロピン法で処理 される。マスタプロセッサ60またはデジタル画像/グ ラフィックプロセッサ71、72、73または74のう ちの一つがリクエストされたデータを待っている場合、 通常、高い優先度のパケット転送を用いる。転送コント ローラ80は次の優先レベル207を有する低い優先度 のパケット転送に対して同様なラウンドロビン法を用い る。マスタプロセッサ60またはデジタル画像/グラフ ィックプロセッサ71、72、73または74のうちの 一つが、リクエストされたデータを待っていない場合、 このプロセッサは低い優先度のパケット転送を通常用い る。後述するように、リクエスト中のプロセッサはパケ ット転送を緊急にするか、高い優先度にするか、または 低い優先度にするかを表示する。

【0082】各リクエストの優先原理について、下に説 明する。外部デバイス、例えばホスト処理システム1 は、欲する場合、迅速なアクセスを行うことができなけ ればならない。外部デバイスは後述するように、REQ [1:0]をモニタすることにより、必要であれば高い 優先度のリクエストに対し転送コントローラ80に画像 システムバスを戻すことができる。フレームコントロー **ラ90のリクエストはビデオディスプレイまたはビデオ** キャプチャを悪化することなく、タイムクリティカルな VRAM転送サイクルが生じるように、第2の優先度を 受け入れる。ホストリクエストサイクルおよびフレーム コントローラ90のリクエストは、間欠的にしか発生し ないので、高い優先度を必要とする緊急DRAMリフレ ッシュはその下の優先度が与えられる。次の優先度はマ スタプロセッサ60のキャッシュサービス、ダイレクト 外部アクセスおよびマスタプロセッサ60のインタラプ

トがディスエーブルされている際に生じる緊急優先度の パケット転送サイクルである。これにより、通常インタ ラプトをディスエーブルするマスタプロセッサ60のイ ンタラプトサービスルーチンは、システム性能を最大に するようにできるだけ迅速に実行することができる。デ ジタル画像/グラフィックプロセッサ71、72、7 3、74のキャッシュサービスおよびダイレクト外部ア クセスリクエストは次の優先度である。リクエストのサ ービスがなされるまで、プロセッサはアイドル状態であ るので、これらを迅速にサービスすることが重要であ る。マスタプロセッサ60のキャッシュサービス、ダイ レクト外部アクセスリクエストおよび緊急パケット転送 も、インタラプトがイネーブルされている場合のこの優 **先度にある。その理由は、マスタプロセッサ60はシス** テム内の他の場所からのインタラプトリクエストにサー ビスしていないからである。高い優先度のパケット転送 はリクエスト中のプロセッサが転送を終了するのにデー タを待っていること、または転送コントローラ80が外 部パスパンド幅を最適にするよう、クロスパーアクセス のためにデジタル画像/グラフィックプロセッサ71、 72、73および74よりも高い優先度とすることが必 要であることを意味している。低い優先度のパケット転 送は、プロセッサがデータを待っていないことを意味し ているので、これらには極めて低い優先度が与えられ る。意図する実施例では、トリックルリフレッシュサイ クルに最下位の優先度が与えられる。これらサイクル は、外部パスがアイドル状態であり、リフレッシュパッ クログが0でない場合に実行されるだけである。これ

【0083】転送コントローラ80が同じ優先度の異な るプロセッサから多数のリクエストを受けるときはいつ も、これらの間でラウンドロビン法を行う。このラウン ドロビン法は、固定された周期的な優先方法である。す なわちこのことは、ラウンドロビンからいずれのプロセ ッサも除くことができず、サイクル内のプロセッサの順 序を変えることができないことを意味している。特定の プロセッサのリクエストが完了すると、常にチェーン内 でペンディング中のリクエストを有する次のプロセッサ 40 にラウンドロビントークンが渡される。他のプロセッサ からの等しい優先度のリクエストをサービスする必要が あるときは、これによって一つのプロセッサが転送コン トローラ80を独占することが防止される。

は、バックログを小さくし、後の時間に高い優先度の緊

急リフレッシュがリクエストされる可能性を少なくする

のに役立っている。

【0084】転送コントローラ80のサービスを行うリ クエストレベルに応じ、転送コントローラ80のクロス バーの優先度はダイナミックに変わる。これについて は、図7において階層210として示されている。転送 コントローラ80には次の優先度が割り当てられる。緊 急優先度のパケット転送リクエスト、キャッシュサービ 50 送コントローラ80はリクエスト中のプロセッサにシグ

スリクエスト、ダイレクト外部アクセスリクエストのサ ービスを行っているとき、またはそのパイプラインをフ ラッシングしているときに、転送コントローラ80はマ スタプロセッサ60の優先度212の上の優先度で作動 する。転送コントローラ80が、緊急DRAMリフレッ シュリクエスト、フレームコントローラ90からのリク エスト、ホストインターフェースリクエストまたはソフ トリセットを受けるときはいつも、そのパイプラインを フラッシュする。これらは完了を待っている待機中の外 10 部サイクルで開始することはできない。パイプラインの フラッシングは、ときどき生じるか、または短期間の間 マスタプロセッサ60をロックアウトするだけである。 【0085】転送コントローラ80にはデジタル画像/ グラフィックプロセッサ71、72、73、74の優先 度214よりも高く、かつ高優先度のパケット転送用マ スタプロセッサ60よりも低い優先度213が与えられ る。これにより、マスタプロセッサ60をロックアウト することなく転送コントローラ80に最大の可能な優先 度が与えられる。マスタプロセッサ60は一般にコント ローラとして使用されるので、長期間これをロックアウ トすることは、システムに好ましくない影響が及ぶ。 【0086】転送コントローラ80が低い優先度のパケ ット転送を行う場合、このコントローラの優先度214 はデジタル画像/グラフィックプロセッサ71、72、 73、74のラウンドロピンの優先度214よりも低 い。これによってパケット転送の優先度が低い際に転送 コントローラ80がデジタル画像/グラフィックプロセ ッサ71、72、73、74からのクロスバンド幅をス チールすることが防止される。デジタル画像/グラフィ ックプロセッサ71、72、73、74のローカルメモ リアクセスは異なるメモリに向けられ、干渉できないこ とに留意すべきである。従ってこれらローカルメモリア クセスはラウンドロビン法で同じステージを有する。 【0087】転送コントローラ80によってより高い優 先度のリクエストが受け入れられる場合、このコントロ ーラは新しいリクエストのクロスバーの優先度で現在の オペレーションを完了したり、一時中断したりする。こ れによりシステム内でのブロックが発生しないよう保証 される。従って例えば高い優先度のパケット転送リクエ

パケット転送の一時中断が生じる。 【0088】転送コントローラ80はデジタル画像/グ ラフィックプロセッサ71、72、73、74のインス トラクションキャッシュミス、マスタプロセッサ60の インストラクションおよびデータキャッシュミスに自動 的にサービスを行う。多数のキャッシュサービスリクエ ストが受信されると、転送コントローラ80は図6に示 すように、ラウンドロビン法に基づき、これらの優先度 を定める。キャッシュミスのサービスが完了すると、転

ストが受け入れられる場合、高い優先度で低い優先度の

ナルを送る。マスタプロセッサ60はラウンドロビンで の順番内にサービスされるインストラクションおよびデ ータキャッシュの双方を有することができる。

【0089】デジタル画像/グラフィックプロセッサ7 1、72、73、74のインストラクションキャッシュ は、各々4つの128パイト(16インストラクショ ン) のサブプロックを含む4つのブロックから成る1方 向の組の関連(完全関連)キャッシュである。他の実施 例では、他方向の組の関連キャッシュを用いることもで きる。デジタル画像/グラフィックプロセッサがキャッ シュミスを経験すると、このプログラムフロー制御ユニ ットは転送コントローラ80に信号を送ってキャッシュ ミスサービスをリクエストする。デジタル画像/グラフ ィックプロセッサ71、72、73または74は、イン ストラクションを入れるキャッシュプロックを決定し、 この情報のみならずアドレスも転送コントローラ80へ 送る。転送コントローラ80は、外部メモリからの完全 サブプロック(128パイト)をフェッチし、これをリ クエスト中のデジタル画像/グラフィックプロセッサ7 1、72、73、74の適当なキャッシュサブプロック へ入れる。次に転送コントローラ80はリクエストのサ ービスが完了し、プロセッサがそのプログラムの実行を 続けることができる旨を、デジタル画像/グラフィック プロセッサ71、72、73または74へ知らせる。

【0090】マスタプロセッサ60は、各々4プロックから成る4方向の関連する組である。各プロックは4つの64バイトのサブプロックを含む。マスタプロセッサ60はインストラクションキャッシュまたはデータキャッシュ、または双方に対するサービスをリクエストできる。マスタプロセッサ60のインストラクションキャッ 30シュサービスリクエストは、転送コントローラ80によりフェッチされるサブブロックの大きさがわずか64バイトであることを除けば、デジタル画像/グラフィックプロセッサ71、72、73、74のキャッシュリクエストと同様に取り扱われる。

【0091】マスタプロセッサ60のデータキャッシュメモリ13および14は、転送コントローラ80がその内容を外部メモリに書き戻すようにリクエストできる点でインストラクションキャッシュ11および12と異なっている。転送コントローラ80はマスタプロセッサ60のデータキャッシュミスに対し、マスタプロセッサ60のインストラクションキャッシュを用いる場合と同じように、64パイトのサブプロックをフェッチする。しかしながら一致するタグアドレスが発見できず、すべのブロックを使用したことによりマスタプロセッサはまず最初に転送コントローラ80にブロックを置換する前に、最後に使用したブロック内にダーティサブブロックのと戻すことをリクエストする。ダーティサブブロックの書き戻しは、ラウンドロビン優先度内の単一マスタプロ50

セッサ60の順番内で行うことができる。転送コントローラ80は特殊キャッシュインストラクションに応答してダーティサブブロックを書き戻すようにもリクエストできる。

【0092】転送コントローラ80はマスタプロセッサ 60およびデジタル画像/グラフィックプロセッサ7 1、72、73、74からのすべてのダイレクト外部ア クセス(DEA)リクエストを処理する責任を負ってい る。ダイレクト外部アクセスサイクルはデジタル画像/ グラフィックプロセッサ71、72、73、74が外部 メモリ内のデータに直接アクセスできるようにすると共 に、マスタプロセッサ60がそのデータキャッシュをバ イパスできるようにする。ダイレクト外部アクセスには 高い優先度が与えられているので、これらアクセスは長 さが1バイト、半ワード(16ピット)、1ワード(3 2ピット)、またはダブルワード(64ピット)となり 得る単一アクセスに限られる。これにより、一つのプロ セッサが多数のダイレクト外部アクセスサイクルで外部 パスを独占することが防止され、これによりダイレクト 外部アクセスリクエストおよび他のプロセッサのキャッ シュミスのサービスが行われるのが防止される。単一の オフチップメモリ位置への高速アクセス、例えばプログ ラム可変またはオフチップレジスタが必要なときに、ダ イレクト外部アクセスサイクルが使用される。

【0093】デジタル画像/グラフィックプロセッサ7 1、72、73、74は、それらのパラメータメモリ2 5、30、35および40、並びにそれらのデータメモ y 2 2 , 2 3 , 2 4 , 2 6 , 2 8 , 2 9 , 3 2 , 3 3 , 34、37、38および39に通常アクセスする。16 進数0200000以上のアドレスへのアクセスによ り、ダイレクト外部アクセスリクエストは自動的に転送 コントローラ80へ送られる。このリクエストはキャッ シュダイレクト外部アクセスラウンドロビンにおけるリ クエスト中のデジタル画像/グラフィックプロセッサ7 1、72、73、74の順番に達したときにサービスを 受ける。キャッシュミスリクエストおよびダイレクト外 部アクセスリクエストの双方は、継続中の場合に1回で サービスを行うことができる。クロスパーを介してアク セスできないオンチップメモリ領域、例えばマスタプロ セッサ60のパラメータメモリ16へのデジタル画像/ グラフィックプロセッサ71、72、73、74のアク セスは、転送コントローラ80へのダイレクト外部アク セスリクエストに変換される。しかしながらこのダイレ クト外部アクセスはフォールトとなる。フォールトを生 じさせるようなデジタル画像/グラフィックプロセッサ 71、72、73、74のダイレクト外部アクセスサイ クルは、フォールトしたデジタル画像/グラフィックプ ロセッサ71、72、73、74のキャッシュサイクル と同じように取り扱われる。

【0094】マスタプロセッサ60はデジタル画像/グ

ラフィックプロセッサ71、72、73、74と若干異 なる態様でダイレクト外部アクセスサイクルを用いる。 マスタプロセッサ60は、データキャッシュメモリ13 および14により通常外部メモリにアクセスする。マス タプロセッサ60はダイレクト外部アクセスサイクルを 利用し、データキャッシュメモリ13および14および アクセスメモリを直接バイパスする。特殊メモリロード または記憶インストラクションを用いることにより、ダ イレクト外部アクセスサイクルが明瞭に指定される。マ レス、例えばデジタル画像/グラフィックプロセッサ7 1、72、73、74のインストラクションキャッシュ メモリ21、26、31および36に対するかかる特別 ロードまたは記憶インストラクションを、マスタプロセ ッサ60が実行しようとする場合、このオペレーション はダイレクト外部アクセスリクエストに変換され、次に 変換コントローラ80によってフォールトされる。アク セス可能なオンチップメモリ領域、例えばオンチップレ ジスタまたはデジタル画像/グラフィックプロセッサ7 1、72、73、74のデータメモリ22、23、2 4, 27, 28, 29, 32, 33, 34, 37, 3 8、39への特別メモリロードまたは記憶オペレーショ ンは、通常のロードまたは記憶オペレーションに変換さ れ、転送コントローラ80を介してダイレクト外部アク セスリクエストは行われない。

【0095】図8は、転送コントローラ80の高度なブロック図を示す。下記に、各主要ブロックを簡単に説明する。転送コントローラ80は内部メモリインターフェース301と、外部メモリインターフェース302と、リクエスト待ち行列化および優先度決定回路303と、キャッシュ、VRAMおよびリフレッシュコントローラ310と、パケット転送用先入れ先出し(FIFO)バ

ッファ311と、キャッシュバッファ312と、ソース レジスタ321およびソース制御ロジック322から成 るソースマシン320と、ソースマルチプレクサおよび アライメントロジック330と、宛て先レジスタ341 および宛て先制御ロジック342から成る宛て先マシン 340と、宛て先マルチプレクサおよびアライメントロ ジック302とから成る。

または記憶インストラクションを用いることにより、ダイレクト外部アクセスサイクルが明瞭に指定される。マスタプロセッサ60にアクセスできないオンチップアド 10 に対して責任を負っている。外部メモリインターフェーレス、例えばデジタル画像/グラフィックプロセッサ7 1、72、73、74のインストラクションキャッシュメモリ21、26、31および36に対するかかる特別ロードまたは記憶インストラクションを、マスタプロセッサ60が実行しようとする場合、このオペレーション 「0096】転送コントローラ80はマルチプロセッサ集団国路100による外部メモリへのすべてのアクセスに対して最適にすることができる。

【0097】次は、外部メモインターフェース302を 介して外部データアクセスのために使用されるマルチプロセッサ集積回路100の信号のリストである。

【0098】アドレスパスA [31:0]。これはマル 20 チプロセッサ集積回路100からの32ビットのパイト アドレスを外部メモリに送るためのものである。このア ドレスはDRAMアクセスに対して多重化できる。

【0099】アクセスシフト選択AS [2:0]。これらの入力は転送プロセッサ80による別アドレスへ与えられるシフト量を決定する。表4aおよび4bに示すように、0を含む8つのシフト量がサポートされている。表4aはアドレスバスビットA [31:16] 上の出力を示し、表4bはアドレスバスビットA [15:0] 上の出力を示す。

【0100】 【表4】

39		10
AS[2:0]	A[31:16] 31 30 20 28 27 26 25 24 23 22 21 20 19 18 17 3	16
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 1 1 1 0	31 30 20 28 27 26 25 24 23 22 21 20 19 18 17 1 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 18 17 16 15 14 13 12 11 10 9 8 7 6 5 17 16 15 14 13 12 11 10 9 8 7 6 5 4	.6 8 7 6 5 4 3

尧 4a

AS[2:0]		14	13	12	11	10	? 9	(15	7	6	5	4	3	2	1	0
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 1	15 7 6 5 4 3 2	14 6 5 4 3 2 1	13 5 4 3 2 1 0 X	13 4 3 2 1 0 X	11 3 2 1 0 X X	10 2 1 0 X X X	9 1 0 X X X X	8 0 X X X X X X X X X X X X X X X X X X	7 X X X X X	6 X X X X X X X X X X X X X X X X X X X	5 X X X X X	4 X X X X X X	3 X X X X X X	222222222	1 1 1 1 1 1 1 1 1	0000000

袁46

【0101】行アドレス時間の間、アドレスバスA [3 20*1:0]は、通常のアドレス値を出力する。列アドレス時間の間、アドレスバスA [31:0]は表4aおよび4bに示すようにアドレスシフト選択AS [2:0]に従ってシフトされたアドレス値を出力する。Xと表示されたアドレスライン出力は、ドライブされず、高インピーダンス状態にセットされたものであることに留意されたい。

【0102】パスサイズ選択BS [1:0]。これは6 4ピット幅よりも狭いデータバスに対するダイナミック なパスの大きさの決定を可能とする。下記の表5に、こ 30 れら入力信号のコード化を示す。

[0103]

【表5】

*	BS(1:0]	ピット ナイス		
	0 0		8 E W L		
	U 1		16 6"W		
	1 0		32 4°''>		
			64 - Pa.L		

【0104】出力プロックCLKOUT。このクロック出力は外部ロジックがマルチプロセッサ集積回路100の作動に同期できるようにするものである。別タイミング選択CT[1:0]。これらの入力信号は転送コントローラ80によって与えられる現在のメモリサイクルのどのタイミングであるかを決定する。下記の表6にこれら入力信号のコード化を示す。

[0105]

* 【表6】

CT[1:0]	メモリタイミング
0 0 · · · · · · · · · · · · · · · · · ·	パイプライン状の1サイクル/列 非パイプライン状の1サイクル/列 非パイプライン状の2サイクル/列 非パイプライン状の2サイクル/列

费6

【0106】列アドレスストロープCAS' [7:0]。これら出力は、DRAM/VRAMの反転CASをドライプする。個々のパイトアクセスを可能にするように、8個のストローブが達成される。エンディアンモードにかかわらず、反転CAS [0]は、D [7:0]でのデータ転送に対応し、CAS' [1]は、D [15:9]上の転送に対応する。トランスペアレンシーではこれら信号はパイト書き込みストローブとして使用される。データバスD [63:0]。この入出力バスは、マルチプロセッサ集積回路100の内外にメモリサイクル当たり64ビットまでのアクセスを可能とする。

40 【0107】データバッファ出力イネーブルDBE N'。この出力はデータトランシーバをオンにするのに 用いることができる。データ方向インディケータDDI N'。この出力は、データトランシーバに対する方向インディケータとなる。特別機能ピンDSF1およびDSF2。これら出力は特別VRAM機能を選択するのに使用される。フォールト反転FAULT。この入力はメモリフォールトが生じたことを、マルチプロセッサ集積回路100に知らせる。

【0108】ページサイズ選択PS [2:0]。これら 50 入力は現在アクセスされているメモリのページ選択をマ

ルチプロセッサ集積回路100に示す。これら入力の使用については、後に更に詳細に説明する。行アドレスストロープ反転RAS。これら出力はDRAM/VRAMの反転RAS入力をドライブする。

【0109】READY。この入力は完了すべきメモリサイクルに対して外部デバイスがレディー状態となっていることを表示する。これはメモリサイクル内に待機ステートを挿入するのに、転送コントローラ80によって使用される。

【0110】リトライRETRY'。この入力はメモリ 10 がビジーとなっており、転送コントローラ80が再びメモリサイクルを開始すべきことをマルチプロセッサ集積 同路100に表示するものである。行ラッチRL'。こ*

*の出力はアドレスバス上に有効な32ビットアドレスが存在していることを表示するものである。

42

【0111】ステータスコードSTATUS [4:0]。この出力は現在の転送コントローラのメモリサイクルのタイプと、起点についての詳細な説明を与える。表7に示すように、行アクセスの開始から列アクセスの開始までに、STATUS [4:1]の出力がコード化される。下記のUTIME'と共にこれらをコーディングすることにより、マルチプロセッサ集積回路100のタイミングに発生するメモリタイミングを外部デバイスが発生することができるようなっている。

[0112]

回路100に表示するものである。行ラッチRL'。こ* 【表7】 STATUS[4:0] | アクティビティ

00000 00001 00001 000100 00101 00110 00111 01000 01010 01101 01110 01111 10000 10010 10010 10010 10010 11010 11010 11010 11010 11010 11010 11010 11101 11101 11110	通常のという。 はいから はいから はいから はいから はいから はいから はいから はいから
•	•

裘7

【0113】行時間ステータスコードの詳細は次のとおりである。パケット転送、キャッシュミスまたはダイレ 40 クト外部アクセスリクエストに対しては通常の読み出しコードが出力される。パケット転送、データキャッシュ書き戻しまたはダイレクト外部アクセスリクエストによって発生される通常の書き込みサイクルに対しては通常の書き込みコードが出力される。トリックルリフレッシュサイクルおよびリフレッシュコントローラからの緊急リフレッシュリクエストにより発生されるバーストリフレッシュサイクルの間にリフレッシュコードが出力される。

【0114】下記に周辺デバイスパケット読み出しおよ 50

び書き込みについて更に説明する。周辺デバイスのパケット転送の結果として生じるメモリ読み出しサイクルに対しては、周辺デバイスパケット転送読み出しコードが出力される。このことは、後の列アクセス上のメモリから読み出されるデータを、転送を開始させた周辺デバイスによってラッチすべきことを示している。周辺デバイスのパケット転送の結果として生じるメモリ書き込みサイクルに対しては、周辺デバイスパケット転送書き込みコードが出力される。このことは、周辺デバイスがメモリ内に入れるべきデータでバスをドライブできるように、後の列アクセスの間にマルチプロセッサ集積回路100がデータバスを高インピーダンスにすることを意味

している。

【0115】ブロック書き込みは特別なVRAMサイクルである。ブロック書き込みアクセスモードでパケット転送によって発生されたVRAMに対し、ブロック書き込みサイクル中にブロック書き込みコードが出力される。アクセスモードとしてブロック書き込みを指定したパケット転送のカラーレジスタロード部分の間でロードカラーレジスタコードが出力される。このサイクルはシステムVRAMのカラーレジスタにデータを入れるのに使用され、このカラーレジスタデータは部分書き込みサ 10イクル中にメモリに書き込まれる。

【0116】シリアルレジスタ転送アクセスモードを使用してパケット転送のソースサイクルの間にパケット転送シフトレジスタ読み出しコードが出力される。このサイクルはシステムのVRAM上で読み出しメモリからレジスタへの転送を行うものである。シリアルレジスタ転送アクセスモードを指定したパケット転送の宛て先サイクルの間に出力される。このサイクルシステムVRAM上での書き込みレジスタからメモリへの転送を実行する。

【0117】このフレームサイクルはフレームコントローラ90によって必要とされるメモリアクセスである。シフトレジスタの読み出しおよび書き込みは特別シルアルレジスタのVRAMサイクルとなっている。位置読み出し転送コードのうちのフレーム0は、フレームコントローラ90によってリクエストされるそれぞれのフル読み出し転送サイクルの間に出力される。これらサイクルはシステムVRAM上でのフル読み出し転送サイクルを実行し、STATUS[2]信号はフレーム0のリクエストサイクルでは0であり、フレーム1のリクエストサ 30イクルでは1である。フレームコントローラ90によっ

44

てリクエストされるフル書き込み転送サイクルの間にフ レーム0または1の書き込み転送コードが出力される。 これらサイクルは、システムVRAM上でのフル書き込 み転送サイクルを実行する。STATUS [2] 信号は フレーム0のリクエストサイクルに対しては0であり、 フレーム1のリクエストサイクルに対しては1である。 フレームコントローラ90はスプリット読み出し転送サ イクルをリクエストするとフレーム0または1のスプリ ット読み出し転送コードが出力される。これらサイクル・ はVRAMメモリの行からシリアルレジスタの半分への 転送を行う。STATUS [2] 信号はフレーム0のリ クエストサイクルに対しては0であり、フレーム1のリ クエストサイクルに対しては1である。フレームコント ローラ90によってリクエストされるスプリット書き込 み転送サイクルの間に、フレーム0または1のスプリッ ト書き込み転送コードが出力される。これらサイクルは VRAMシリアルレジスタの半分からメモリアレイ内へ 転送を行う。STATUS [2] 信号はフレーム0のリ クエストサイクルに対しては0であり、フレーム1のリ 20 クエストサイクルに対しては1である。

【0118】別アクセスからのスタートから行アクセスのスタートまでに、表8に示すように、STATUS [4:1]の出力がコード化される。この情報は、転送コントローラ80を介してマルチプロセッサ集積回路100により出力され、メモリサイクルをリクエストするモジュールを示す。これら信号は、システム解析およびデバッグのため発生されるが、外部メモリシステムには不要である。

[0119]

```
STATUS [4:0]
```

アクティビテイ

```
低優先度パケット転送
         DIGPO
00000
         DIGPO
                高優先度パケット転送
00001
         DIGPO
                キャッシュ
00010
         DIGPO
                DEA
00011
         DIGP1
                低優先度パケット転送
00100
         DIGP1
                高優先度パケット転送
00101
         DIGP1
                キャッシュ
00110
         DIPG1
                DEA
00111
01000
         DIGP2
                低優先度パケット転送
                高優先度パケット転送
01001
         DIGP2
         DIGP 2
01010
                キャッシュ
         DIPG2
                DEA
01011
                低優先度パケット転送
         DIGP3
01100
         DIGP3
                高優先度パケット転送
01101
         DIGPS
01110
         DIPGS
                DEA
01111
         MP
            低優先度パケット転送
10000
         MΡ
            高優先度パケット転送
10001
            緊急パケット転送インタラプトイネーブル
         MP
10010
            緊急パケット転送インタラプトディスエーブル
         MP
10011
 0100
         保留
         保留
10101
            インストラクションキャッシュインタラプトイネーブル
10110
         MP
            インストラクションキャッシュインタラプトディスエーブル
         MP
10111
            DEAインタラプトイネーブル
         MP
11000
            DBAインタラプトディスエーブル
         ΜP
11001
             データキャッシュインタラプトイネーブル
11010
         MP
            データキャッシュインタラプトディスエーブル
11011
         MP
         フレームメモリ0
11100
         フレームメモリ 1
11101
11110
         リフレッシュ
         保留
11111
```

袭8

【0120】転送/出力イネーブル反転TR。転送コントローラからのこの出力は、DRAM出力ドライバおよ 30 びVRAMシフトレジスタ転送サイクルをイネーブルする。ユーザータイミング選択反転UTIME。この入力は転送コントローラが反転RASおよび反転CAS

[7:0] のタイミングを変え、ユーザーが自らのメモリタイミングを発生できるようにするものである。この入力はマルチプロセッサ集積回路100が作動するエンディアンモードを決定するようにリセットでも使用される。書き込みイネーブル反転WE。これは通常は書き込みまたは書き込み転送サイクルが生じていることをメモリに表示する出力である。内部メモリテストモードでは、この信号は内部メモリへの書き込みを行うよう、外部デバイスによってドライブされる入力となっている。

【0121】マルチプロセッサ集積回路100により発生される各外部メモリサイクルは、ページモードサイクルを除く期間中の少なくとも5つのマシンステートである。マシンステートは1クロック期間の長さにあり、CLKOUTの降下エッジで始まる。各メモリサイクルは2つの部分、すなわちアドレスサブサイクルとデータサブサイクルとを有する。ページモードサイクルは、アクセスが一つのアドレスサブサイクルとマルチデータサブ50

サイクルを有するこのフォームの拡張である。

【0122】アドレスサブサイクルは外部メモリサイクルの第1マシンステートで開始し、少なくとも4つのマシンステート長さである。このときにアクセスのためのアドレスおよびステータスコードが出力される。この時間にDRAMおよびVRAMのための行アドレスがラッチされるので、このサイクル部分は、行アドレス時間とも称される。

【0123】アドレスバスA [31:0] は、現在アクセス中の64ビットワードの開始バイトをポイントする32ビットのアドレスを出力する。このアクセスは転送すべきスタートバイトおよびデータ量に応じて1~8バイトのいずれでもよい。このアドレスはマルチプロセッサ集積回路1000外部メモリスペースをデコードするのに使用される。次に外部デコードロジックは多数の信号をマルチプロセッサ集積回路1000戻し、アドレスシフト選択AS [2:0] によりアクセスされているデバイスのタイプ、列タイミング選択CT [1:0] により速度、ページサイズ選択PS [2:0] によりデータバス幅を表示する。この情報はアドレスサブサイクルの長さ、アドレス指さのみならず、データサブサイクルの長さ、アドレス指

定およびその数を決定するのに使用される。アドレスお よびステータスはRL'またはRAS'によりラッチで まる

【0124】アドレスサブサイクルは、実行されるアクセスのタイプが必要とするような4つのマシンステートを越えるマシンステートの整数だけ自動的に延長される。このサブサイクルは更に待機ステートの挿入によっても延長される。このサブサイクルは少なくとも1つのマシンステートの長さであり、アドレスサブサイクルの直後に続く。この時には、DRAMおよびVRAMのた 10めの別アドレスが出力され、マルチプロセッサ集積回路100を外部メモリとの間でデータが転送される。このメモリサイクル部分は、列アドレス時間と称される。

【0125】データバスD [63:0] は、マルチプロセッサ集積回路100と外部メモリの間でデータを転送する。これらデータは審き込みサイクルでドライブされるか、または読み出しサイクルでラッチされるかのいずれかである。バス上の有効データの位置はマルチプロセッサ集積回路100のエンディアンモード、転送データ量およびメモリ幅により決定される。

【0126】この時間の間に出力される列アドレスは、32ピットバイトのアドレスのシフトされた変形例である。アドレスバスA[31:0]バス上のアドレスのアライメントはアドレスサブサイクル中にマルチプロセッサ集積回路100へ入力されるアドレスシフト選択AS[2:0]によって決定される。

【0127】データサブサイクルの長さは、通常、アドレスサブサイクル中にマルチプロセッサ集積回路100へ入力される列タイミング選択CT [1:0]により決定されるような1つ、2つまたは3つのマシンステートである。より長いアクセス時間を必要とするデバイスは、アドレスまたはデータサブサイクルのいずれかに待機ステートを挿入できる。

【0128】現在のメモリアクセスは、行時間におけるページサイズ選択PS [2:0] 入力に基づく先のアクセスと同一方向で、かつ同一メモリページ内にあるときはいつも、転送コントローラ80はページモードサイクルを使用する。ページモードサイクルは後にマルチデータサイクルが続く一つのアドレスサブサイクルから成り、データは同じメモリページ内に限り隣接している必 40 要はない。

【0129】アドレスおよびデータサブサイクルの双方の間で、マルチプロセッサ集積回路100はSTATUS [4:0] ピン上にステータスコードを出力する。これらステータスコードは実行中の外部サイクルに関する情報を与えるものである。アドレスサブサイクルの行時間の間、STATUS [4:0] ピンは表7に示すようなコードを出力し、実行中のサイクルのタイプを表示する。その行時間ステータスコードは反転RLまたは反転RAS信号によってラッチでき、メモリバンクデコーデ 50

1000

ィングを行ったり、特別ハードウェア機能をイネーブルするように外部ロジックによって使用される。データサブサイクルの列時間の間、STATUS [4:0] ピンに関する情報が変化し、そのサイクルおよびそのリクエスト中のプロセッサについての詳細が与えられる。 表8にはこれらアクティビティコードが示されている。 これらコードはサイクル自体のタイプに関する情報を与えるものでないので、システムのデバッグを容易にするように、主として使用されるものである。

48

【0130】転送コントローラ80が外部メモリと正しく通信できるようにするため、アクセス中のメモリがピロタイプであるかを知る必要がある。これはマルチプロセッサ集積回路100のアドレスシフト選択AS [2:0]、バスサイズ選択BS [1:0]、列時間選択CT [2:0] およびページサイズ選択PS [2:0] 入力を用いることにより、行時間でメモリタイプを臨別することにより行われる。マルチプロセッサ集積回路100は外部メモリアドレスおよび行時間ステータスコードを出力し、これら入力をサンプリングし、メモリタイプを決定する。これによりアドレスをデコードし、メモリ酸別信号を適当なレベルにドライブするための外部ロジック時間が与えられる。選択されたメモリタイプは、次のアドレスサブサイクルまで有効な状態に留まる。

【0131】マルチプロセッサ集稽回路100はDRA MのみならずSRAMもサポートしているので、アドレ スパス上に多重化された行および列アドレスを発生しな ければならない。マルチプロセッサ集積回路100は常 に行時間にフルの32ビットパイトのアドレスを出力す る。列時間で、この回路はパス上のアドレスをシフトし てDRAMによってすでにラッチされている行アドレス に列アドレスを一致させなければならない。アレイサイ ズはデバイスの行/列アドレスピットの数を決定するの で、列アドレスを正しく合わせるにはマルチプロセッサ 集積回路100はアクセスするDRAMのアレイサイズ に知っている必要がある。これはアドレスシフト選択A S[2:0]入力を使用して行われる選択である。外部 **論理は行時間においてマルチプロセッサ集積回路100** によって出力されるアドレスをデコードし、アドレスシ フト選択AS [2:0] 入力に3ピットのシフトコード を供給する。転送コントローラ80はこの値をサンプリ ングし、ラッチし、これを使ってダイナミックメモリに 必要なようにアドレスを多重化するか、またはスタティ ックメモリおよび周辺機器と使用するため、多重化しな でおくかを決定する。

【0132】 表4 a および4 b は、サンプルされたアドレスシフト選択AS [2:0] の値が列時間に出力されるアドレスにどのように影響するかを示している。値が000である場合、各々の後の列アドレスにたいしてシフトされていない32ビットのアドレスが出力される。値が0でない場合、表4 a および4 b が示すように、そ

の後の別アドレスがシフトされる。シフト値は8~14 ビットの範囲であるが、このことは64K×N個~25 6M×N個のアレイサイズに対応する8~14個のアド レスピンを備えたダイナミックメモリがサポートされる ことを意味している。アドレスバスA [2:0] はシフト量に関係なくバイトアドレスピット0~2を常に出力 する。これはダイナミックバスのサイジングをサポート するため行われる。

【0133】例えば1M×4個のDRAMが64ピット ワイドのコンフィギュレーションでデータバスに接続さ れていると仮定する。これらメモリは各々10ピットの 行および列アドレスを必要とする。マルチプロセッサ集 積回路100のアドレスシフト選択AS [2:0] はバ イトアドレスを示しており、メモリバンクは64ビット 幅であり、ここのバイトは反転CAS [7:0] ストロ ープにより制御されるので無視できる。このことは、メ モリはピットA [3] で始まる20個の隣接するアドレ スピットを必要とする。表4aおよび4bを検討する と、011アドレスシフト選択のAS [1:0] の値は 16ピットの多重化されたアドレスを与えることが判 る。ビットA [3] の開始アドレスが列時間におけるア ドレスピンA [13] に対応しているので、A [13] で開始する10個のマルチプロセッサ集積回路100の アドレスピンにはDRAMアドレスピンが接続されてい

【0134】可能であれば転送コントローラ80はペー ジモードサイクルを実行するので、コントローラは現在 アクセス中のメモリのためのページまたは行境界を、い つクロスして新しいページ上の行のアクセスを行うこと ができるかを知る必要がある。現在のアクセスに対する ページサイズは、外部ロジックによりページサイズ選択 PS [2:0] ピンに置かれる3ビットの値により表示 される。転送コントローラ80は行時間でこれらピンを サンプリングし、これらを使用して変化しているどのア ドレスピンがページの変化を表示しているかを決定す る。サンプリングされた値は、次の行アクセスまでに転 送コントローラ80によって保持される。ページサイズ 選択 PS [2:0] に表示されたページサイズは、必ず しもアドレスシフト選択AS [2:0] 上に表示された シフト量に対応しているわけではないが、この理由は、 多数のバンクをインターリープすることができるからで* *ある。

【0135】外部メモリアクセスが起きるといつも、転 送コントローラ80はアドレスの21個の最高位ビット を内部LASTPAGEレジスタ360に記録する。各 々のその後の列アクセスのアドレスは、この値と比較さ れる。これは図9にプログラムされている。ページサイ ズ選択PS [2:0] に入力された値は、比較中にLA STPAGEレジスタ360の6個の最小位ピットを選 択的に無視するのに使用される。この比較において、ペ 10 ージサイズ選択PS [2:0] -1の値に等しいビット 番号よりも低いLASTPAGEレジスタは無視され る。常に15個の最高位ピットが比較され、常に次のア ドレスの11の最小位ピットが無視される。 LASTP AGEレジスタ136のイネーブルされたピットと次の メモリアドレスとが一致しない場合、ページが変わり、 行アドレスサイクルと共に次のメモリアドレスが始ま る。ページサイズ選択PS[2:0]=00であれば、 ページモードがディスエープルされ、別の行アクセスと 共にその後のサイクルが開始される。

【0136】例えばアクセスされているメモリが他のバ ンクとインターリープされない64ビットのデータバス として接続されている16個の1M×4個のDRAMか ら成ると仮定する。各メモリデバイスは2の10乗ビッ トの行サイズを有する。DRAMのページモードサイク ルの間に、単一行内の任意の位置にアクセスできるの で、コンフィギュレーションのためのページサイズは2 の10乗個の位置/ページ×8バイト/位置=8Kバイ ト/ページとなる。図9が示すように、これは011の ページサイズ選択PS [2:0] に対応する。転送コン トローラ80が行時間でページサイズ選択PS〔2: 0] = 011をサンプリングすると、コントローラはペ ージ境界がクロスされたかどうかを判断するため、その 後のアクセスのピット31~13をチェックする。これ はこのような特殊コンフィギュレーションに対するDR AMの行アドレスピットおよびパンクデコードピットに 対応する。図9に、8個の可能なページサイズ選択PS [2:0] のための比較されたアドレスピットおよびペ ージサイズが示されている。

[0137]

【表9】

ĺ.	PS [2:0]			ページサイス"	ee转批3世小
•	0 0 0 0 1 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1	no page mode 2 k 4 k 8 k 16 k 32 k 64 k 128 k	31- 0 31-11 31-12 31-13 31-14 31-15 31-16 31-17
			-		·

は、LASTPAGEレジスタに記憶されたデータが有 効なものとして処理されたか、または無効なものとして みなされたかを示す。LASTPAGEレジスタ360 はリセット、ホストアクセス、フォールトおよび再試行 の後、またはアクセス方向の切り替え、例えば読み出し と書き込みとの切り替えの後に、有効なものとみなされ る。これにより、その後のアクセス前に常に行アクセス が強制的に行われる。更にLASTPAGEレジスタ3 60はリフレッシュサイクル、フレームコントローラ9 0のリクエストしたサイクルおよびパケット転送の発生 10 したシリアルレジスタ転送サイクルの前後で無効とみな されるので、これらサイクルは常にシングルのノンペー ジモードサイクルとして生じる。周辺デバイスのパケッ ト転送の特殊な例では、周辺デバイス転送ステータスコ ードが出力されるように、常に行アクセスで転送が開始 する。新しいステータスコードが出力できるように、転 送の終了時にLASTPAGEレジスタ360のデータ は無効とみなされる。しかしながら転送中はLASTP AGEレジスタ360は周辺デバイス転送が可能な限り ページモードサイクルを利用するように、通常作動す る。

【0139】現在のアクセスのためのパスサイズを決定 するように、行時間でバスサイズ選択PS [1:0] ピ ンがサンプリングされる。転送コントローラ80は表5 に示すように、8、16、32または64ピットのパス サイズをサポートする。 バスサイズをセットすることに より、各列アクセス中に転送コントローラ80が転送で きるパイトの最大数が決定される。リクエストされたバ イト数がパスサイズを越える場合、転送コントローラ8 0は転送を完了するように自動的にマルチアクセスを実 30 行する。選択されたパスサイズは、転送にデータパスの どの部分が必要となるかも決定する。64ビットのメモ リに対しては、全パスを利用できる。32ピットメモリ に対しては、ビッグエンディアンモードでデータバスD [63:32] ピンを使用し、リトルエンディアンモー ドではデータバスD [31:0] ピンを用いる。ビッグ エンディアンモードおよびリトルエンディアンモードで はそれぞれ16ピットパスはデータパスD [63:4 8] ピンおよびデータバスD [15:0] ピンを利用 し、8 ピットパスはデータパスD [63:56] ピンお 40 よびデータバスD [7:0] ピンを用いる。どのような パスサイズを使用するにせよ、転送コントローラ80は 常にデータをバスの適当な部分に一致させ、適当な反転 CASストローブを附勢し、有効なパイトしか転送され ないように保証する。

【0140】転送コントローラ80はメモリタイミング の4つの基本的組をサポートしている。これにより待機 ステートを使用することなく、1列アクセス当たり1、 2または3クロックサイクルを選択することができる。

々は特定タイプのDRAMまたはSRAMに適してい る。使用するタイミングは表6に示すように、列タイミ ング選択CT[1:0]入力によって決定される。現在 アクセス中のメモリタイプを決定するため、アドレスを デコードした後に外部デコードロジックはこれらピンを 適当なレベルまでドライブする。パイプライン化されて いない1サイクル/列タイミングは、極めて高速のアク セス時間を有するデバイスと共に使用されるよう設計さ れている。パイプライン化された1サイクル/列タイミ · ングは、アクセスがパイプライン化されていることを除 けば1サイクル/列タイミングに類似している。1サイ クルで1つのアドレスを出力し、次のサイクルでそのア ドレスに対応するデータがアクセスされる。このタイミ ングはパイプライン化されたページモードサイクルをサ ポートするDRAM/VRAMと共に使用するためのも のであるが。同期式SRAMデバイスと共に使用するこ ともできる。パイプライン化されていない2サイクル/ 列タイミングサイクルは、SRAMおよび高速DRAM デバイスに対して列アクセス時間の2クロックサイクル を発生する。更にこれらタイミングサイクルは、行アド レス時間に1サイクルを加えることも行う。パイプライ ン化されていない3サイクル/列サイクルは、DRAM およびその他の低速デバイスに用いるためのものであ る。このサイクルは列アクセス時間の3クロックサイク ルを発生する外に、行アクセス時間に2つのクロックサ イクルを加える。更に選択された列タイミングは全ペー ジの間、すなわち次の行アクセスが行われるまで有効な ままである。外部デバイスの役割は、発生されたアドレ スに基づき、適当な列タイミング選択CT [1:0]を 供給することである。

【0141】プロック書き込みサイクルおよびロードカ ラーレジスタサイクルの間、バスサイズ選択BS[1: 0] ピンは異なる目的に対して使用される。プロック書 き込みは64ピットパスに対してしかサポートされてい ないので、バスサイズ情報は不要である。その代わり に、アドレス指定されたメモリがサポートするブロック 書き込みのタイプを表示するように、パスサイズ選択B S[1:0]が使用される。表23には、これらサイク ルの間のBS [1:0] の値が示されている。プロック 書き込みについては後に詳細に説明する。

【0142】図8に示した意図する実施例では、転送コ ントローラ80の外部メモリインターフェース302に よりマルチプロセッサ集積回路100の外部メモリサイ クルが発生される。外部メモリインターフェース302 はメモリインターフェース信号の変化を制御するよう、 一連のステートを発生する複雑なステートマシンを含ん でいる。発生されるステートおよびそれらのシーケンス は、実行されるサイクルのタイプ、アクセスされるメモ リの列タイミング、次に実行すべきアクセスおよびフォ すべてのタイプは性質がDRAMに類似しているが、各 50 ールト等のような外部または内部事象に基づき変わる。

意図する実施例では、マシンステートを含むが、当業者であればリードオンリーメモリに固定プログラムを有するマイクロコントローラまたはプログラマブルマイクロプロセッサによって、これら機能を実行できることは理解できよう。

53

【0143】図10は、外部メモリインターフェース302のための方法を定めた完全ステート図を示す。多数のステートとステート遷移が存在するが、これらのシーケンスは基本的には、実行されるメモリアクセスに対して選択される列タイミングに依存する。更にステートは102つのグループ、すなわち行時間ステートと列時間ステートとに分解できる。

【0144】行時間ステートは、各メモリアクセスのアドレスサブサイクルすなわち行時間を構成し、外部メモリインターフェース302は新しいページアクセスが開始する時はいつもこれらステートに入る。アドレスされるメモリタイプが決定されるのは、これらステートの間である。各行アクセスの間には、最低4つの行ステートが生じる。これらは次のように定義される。

【0145】すべてのメモリアクセスに対する開始ステ 20 は、多数回繰り返すことができる。 ートは r 1 ステート 3 7 0 である。ステート 3 7 0 中、 転送コントローラ 8 0 は行アドレス A [31:0] およ びサイクルタイプ S T A T U S [4:0] を出力し、す る。ステート 3 7 8 中、転送コント べての制御信号を不作動ステートにドライブする。 S' 出力を低レベルにドライブし、

【0146】すべてのメモリアクセスに共通な次のステートは、r2ステート371である。ステート371中では、転送コントローラ80は反転RLハイをアサートし、データ転送方向に従ってDDIN'をドライブする。ステート371中に、転送コントローラ80はアドレスシフト選択AS[2:0]、パスサイズ選択[1:0]、列タイミング選択CT[1:0]、ページサイズ選択PS[2:0]および反転UTIME入力をサンプリングする。

【0147】外部メモリインターフェース302は、ブロック書き込みおよびロード色レジスタを含む読み出しおよび書き込みのために、r3ステート372となる。ステート373中、転送コントローラ80はDBEN'、DSF1、DSF2、反転TRGおよびWE'をアクティブ行時間レベルにドライブし、FAUL'T、READYおよびRETRY'入力をサンプリングする。

【0148】外部メモリインターフェース302は、リフレッシュの間に限りrf3ステート373にとなるステート373中、転送コントローラ80は、すべてのCAS'[7:0]ストローブを附勢し、FAULT'、READYおよびRETRY'入力をサンプリングする。

【0149】外部メモリインターフェース302は、シフトレジスタ転送サイクルに限り、 tr3ステート374となる。ステート374は外部的にはr3ステート350

72と同一である。

【0150】外部メモリインターフェース302は、列タイミング選択CT [1:0] = 11のときに、3サイクル/列アクセスの間に限り、r4ステート375となる。信号遷移は生ぜず、転送コントローラ80はRETRY'入力をサンプリングする。

54

【0151】列タイミング選択CT [1] =1のときに、r5ステート376は2および3サイクル/列アクセスと共通である。ステート376中、転送コントローラ80は、RAS'出力を低レベルにドライブし、RETRY'入力をサンプリングする。

【0152】外部メモリインターフェース302はリフレッシュを除くすべてのアクセスの間でr6ステート377中、転送コントローラ80はRAS'が既に低レベルでなければこれを低レベルにドライブし、DBEN'、DSF1、DSF2、TRG'およびWE'をそれらの適当な行時間レベルにドライブする。転送コントローラ80はREADYおよびRETRY'入力もサンプリングする。ステート377は、多数回繰り返すことができる。

【0153】外部メモリインターフェース302は、リフレッシュサイクルに限り、rf6ステート378となる。ステート378中、転送コントローラ80はRAS'出力を低レベルにドライブし、RETRY'入力をサンプリングする。

【0154】rf7ステート379は列タイミング選択CT[1]=1のとき、2および3サイクル/列リフレッシュと共通である。ステート379中、転送コントローラ80はSTATUS[4:0]に関するプロセッサアクティビティコードを出力し、RETRY'入力をサンプリングする。

【0155】外部メモリインターフェース302は列タイミング選択CT [1:0] = 11のとき、3サイクル/列リフレッシュの間に限り、rf8ステート380となる。信号の遷移は生じない。転送コントローラ80はRETRY入力をサンプリングする。

【0156】rf9ステート381は、すべてのリフレッシュに対する最終ステートである。ステート381中、転送コントローラ80はSTATUS [4:0]に40 関するプロセッサのアクティビティコードを出力し、RETRY'入力をサンプリングする。

【0157】rhizステート382は、高インピーダンスステートである。外部メモリインターフェース302は、外部バスホストリクエスト中にステート382となる。バスレリースを介する画像システムバスの復帰までに外部メモリインターフェース302はステート382を繰り返す。

【0158】列時間ステートは各メモリアクセスのデータサブサイクルまたは行時間を含む。これらステートの間にすべてのデータ転送が行われる。外部メモリインタ

ーフェース302は2つの基本シーケンスの列ステート、すなわちパイプライン化された、またはパイプライン化された、またはパイプライン化されていない1サイクル/列アクセスに対するシーケンスと、2および3サイクル/列アクセスに対するシーケンスをとる。ページモードオペレーションの間、マルチ列アクセスが生じ得るので、外部メモリインターフェース302はシングルページモードアクセスが進行する間、何回もこれらステートシーケンスを繰り返すことがある。

【0159】c1、2ステート382は、列タイミング 10 選択CT [1:0] = 10の際の2サイクル/列アクセスのための第1列ステートである。ステート382の 間、転送コントローラ80はアドレスバスA [31:0] 上の列アドレスおよびSTATUS [4:0] に関するプロセッサアクティビティコードを出力する。転送コントローラ80は、書き込みサイクルであればデータ出力をドライブし、適当なCAS' [7:0] ストロープをアサートする。

【0160】c1、3ステート384は、列タイミング 選択CT[1:0]=11の際の3サイクル/列アクセ 20 スのための第1列ステートである。ステート384の 間、転送コントローラ80はアドレスバスA[31: 0]上の列アドレスおよびSTATUS[4:0]に関 するプロセッサアクティビティコードを出力する。転送 コントローラ80は、書き込みサイクルであればデータ 出力をドライブする。

【0161】c2、3ステート385は、列タイミング 選択CT[1:0]=11の際の3サイクル/列アクセ スのための第2列ステートである。ステート385の 間、転送コントローラ80は、適当なCAS'[7: 0]ストローブをアサートする。

【0162】c3ステート386は、列タイミング選択 CT[1]=1の際の2および3サイクル/列アクセス のための最終列ステートである。ステート386の間、 転送コントローラ80は、READY入力をサンプリン グし、そのときのサイクルが読み出しサイクルであれ ば、入力データをラッチする。

【0163】cs1ステート387は、列タイミング選択CT[1]=0の際の1サイクル/列読み出しのための開始列ステートである。ステート387の間、転送コ 40ントローラ80は、アドレスバスA[31:0]上の列アドレス、STATUS[4:0]に関するプロセッサのアクティビティコードを出力し、すべての反転CAS[7:0]ストローブをアサートする。転送コントローラ80は入力データをラッチしない。

【0164】cs2ステート388は第2開始列ステートである。外部メモリインターフェース302は、列タイミング選択CT[1:0]=00のときに限り、パイプライン化された1サイクル/列読み出しのためにcs1ステート387の後に、常にステート388を挿入す 50

る。ステート388中、転送コントローラ80は列アドレスおよび次の列アクセスのプロセッサアクティビティコードを出力する。転送コントローラ80はステート388中に入力データをラッチしない。

【0165】 cpステート389は、列タイミング選択 CT [1] = 0のとき、すべての1サイクル/列アクセスに対する基本的列ステートである。外部メモリインターフェース302は、必要な開始ステートの完了後に各ページモード列アクセスのためにステート389を繰り返す。ステート389中、転送コントローラ80はアドレスパスA [31:0] 上の列アドレスおよびSTAT US [4:0] 上のプロセッサアクティビティコードを出力し、適当なCAS' [7:0] ストローブをアサートする。転送コントローラ80は有効データの書き込みのためにドライブアウトし、有効データの読み出しのためにラッチインする。

【0166】cdrステート390は、列タイミング選択CT[1]=0のときの1サイクル/列アクセスのための読み出しドレインステートである。外部メモリインターフェース302は、最終cpステート389の後のステート390またはページ変化またはパイプラインバブルのため、またはインターフェースがアイドル状態となったために、他の列アクセスがペンディング中でない場合、cs1ステート387を有する。ステート390中、転送コントローラ80は反転CAS[7:0]ストローブをアサートしないが、先のcpステート389またはcs1ステート387によりアドレス指定される入力データをラッチする。

【0167】外部メモリインターフェース302は、列 タイミング選択CT [1:0] =00のとき、パイプラ イン化された1サイクル/列書き込みドレインサイクル のためのcdwステート391となる。外部メモリイン ターフェース302は新しいページの開始時にr1ステート370に復帰する直前に、ステート391となる。 ステート391中、転送コントローラ80はすべてのCAS'[7:0]ストローブをスタートし、最終書き込 みされたデータでパイプライン化されたメモリアレイを 更新する。

【0168】ciステート392は、アイドル列ステートである。必要なドレインステートの後にそれ以上の列アクセスがペンディング中でなければ、外部メモリインターフェース302はステート392となる。これはパイプラインバブルによって生じ得るか、またはそれ以上のサイクルがリクエストされておらず、ページ変化が生じないためインターフェースがページモードに留まっているからである。

【0169】図10に示したステート遷移インディケー タは、どの条件によって別のステートへの遷移が生じる かを決定する。この場合、所定のステートへの遷移が生 じるには、多数の条件を満たさなければならない。これ らステート遷移条件および事象のリストは次の通りである。

【0170】CT=XXr3ステート372の間にラッチされた表示列タイミング選択CT[1:0]の値に対してステート変化が生じる。

[0171]

r、読み出し-読み出しサイクルが生じる。

w、書き込み一書き込みサイクルが生じる。

rtー読み出し転送サイクルが生じる。

wt-書き込み転送サイクルが生じる。

フォールトーr3ステート中に低レベルにサンプリング されたFAULT'入力は、メモリアクセスがフォール トであることを表示する。

再試行-r3ステート372に低レベルにサンプリング されたRETRY'入力は、行時間再試行をリクエスト する。

待機-r3ステート372、r6ステート377またはc3ステート386中に低レベルにサンプリングされたREADY入力は、そのときのステートの繰り返しをリクエストする。

スピンーこれは転送コントローラ80のパイプラインがロードできるように、別のr3スピン377を加えるため内部で発生されたリクエストである。外部メモリインターフェース302は、先のページアクセスからパスサイズが変わると、各2サイクル/列書き込み中に1回、各1サイクル/列各中に2回、1サイクル/列アクセス中に1回、ステート372となる。

新しい列ーこのときのメモリサイクルは同じメモリページの次の別アクセスである。

ドレインーこのときのメモリサイクルは1サイクル/列 30 読み出しサイクルである。このときの読み出しステート の後には、ペンディングとなっている列アクセスはな い。

アイドルーそのときのステートの後にペンディングである列アクセスは無く、すべてのドレインステートは完了 している。

新ページー次のメモリアクセスはページの変更および新 しい行アクセスを必要とする。

【0172】転送コントローラ80は内部メモリインターフェース301および外部メモリインターフェース3 40 をしているときである。転送02の双方のうちにパイプラインを含む。そのときのアクセスがまだ完了していないとき、これらパイプラインは転送コントローラ80が必要とするメモリアクセスを待つことができる。例えばパケットリクエストがオンチップメモリからオフチップメモリに転送中である場合、宛て先サイクルはアクセス当たり2サイクルを必要とすることがある。必要とされるデータがパケット転送FIFOバッファ311にあると仮定すると、アクセス当たり1サイクルでパケット転送FIFOバッファ311からデータを抽出できるので、第1サイクルが完了する前50 ルのタイミングに依存する。

58

に、パイプラインに別の宛て先サイクルを挿入できる。 【0173】これらパイプラインは通常ユーザーに対し て完全にトランスペアレントである。作動に対するこの 効果は、パイプラインがドレイン状態となっているとき に見えるだけである。外部メモリインターフェース30 2の外部メモリパイプラインに1サイクルをロードする には、パイプラインに既に含まれている他のサイクルと 同じメモリページ内にこのサイクルが入っていなければ ならない。パイプラインに一旦1つのサイクルを挿入す 10 ると、これを除くことはできず、このサイクルを発生し なければならない。従って新しいメモリページへのアク セスがリクエストされると、まず最初にパイプライン内 のサイクルを完了しなければならない。転送コントロー ラ80が外部メモリへのパケット転送を行い、フレーム コントローラがメモリリクエストを発生する場合、フレ ームコントローラサイクルがより高い優先度を有してい たとしても、フレームコントローラ90がリクエストし たサイクルを発生する前に、現にパイプライン内にある 列サイクルを完了しなければならない。 キャッシュおよ 20 び外部メモリアクセス、ホストアクセスおよび緊急リフ レッシュ前、パケット転送一時中断中、および列時間再 試行後にも、パイプラインのドレインを行うことができ る。緊急リクエストがペンディングのとき、パイプライ ンのドレインには最高の優先度が与えられる。

【0174】外部メモリアクセス中、作動サイクルが存在していてもよく、この間にアクティブな列アクセスは生じない。これらの期間は転送コントローラ80の内部パイプライン内のパブルの結果である。転送コントローラ80が書き込みサイクルのための次のアクセスを実行するのに十分なデータを有していないこと、パケット転送FIFOパッファ311がフル状態であり、読み出しサイクルでそれ以上データをロードできないこと、また、端にアクティビティのリクエストはないことを理由とする、クロスバーの競合の結果として生じ得る。これら条件のいずれも生じない場合、パブルも発生しない。

【0175】バブルの一例は、転送コントローラ80が内部ソースおよび外部宛て先のパケット転送のサービスをしているときである。転送コントローラ80があるときにソースデータの1バイトにしかアクセスできず、そのときに書き込み宛て先データの8バイトしか書き込みできないように、パケット転送がセットされている場合、転送コントローラ80は8回の内部サイクルごとに1回、宛て先アクセスを行うことができるだけである。この結果、転送コントローラ80は次の列アクセスを実行するのに十分なデータの8バイトを持つのを待ちながら、外部メモリ宛て先サイクル内にバブルを挿入する。挿入されるバブルサイクルの回数は、外部メモリサイクルのタイミングに依存する

【0176】広範なメモリのタイプおよび組み合わせ、 更に周辺機器をサポートするため、マルチプロセッサ集 積回路100は外部メモリサイクルの拡張、再試行およ び終了のための種々の方法を提供する。これらの各々に ついて次の章でより詳細に説明する。

【0177】転送コントローラ80がパイプライン内で ペンディング中の列アクセスのすべてを完了すると、メ モリアクセスの終了の準備ができる。しかしながら新し い行アクセスが必要となるまで終了は行われない。次の メモリアクセスまでciステート392において外部メ モリ信号はアクティブ状態のままである。これによりD RAMデバイスはページモードステートの状態に維持で きる。次のアドレスが先のメモリアクセスと同じメモリ ページ内に入り、同一方向である場合、行アクセスサイ クルは不要である。次のメモリアクセスが行アクセスを 必要とする場合、そのときのページモードアクセスは終 了し、新しい行アクセスが開始する。それ以外の外部バ スアクティビティがほとんどない場合、新しい行アクセ スの発生を必要とするトリックルリフレッシュサイクル の発生により、最終列アクセスの終了後にすぐにほとん 20 どのメモリサイクルが終了される。

【0178】マルチプロセッサ集積回路100はメモリサイクル時間を延長するように、待機ステートの挿入をサポートする。これはREADY入力を用いることによって行われる。このREADY入力は、CLKOUTの効果エッジで適当な時間にサンプリングされたものであり、READYがハイレベルでサンプリングされた場合、サイクルは通常の態様で続行する。READYが低レベルでサンプリングされた場合、現在のマシンステートが繰り返され、次のCLKOUTで再びREADYが30サンプリングされる。このメモリサイクルは転送コントローラ80がハイレベルのREADYをサンプリングするまで、そのときのステートを繰り返すように続く。

【0179】転送コントローラ80は多数の待機ステートによりホールドアップされるメモリアクセスを終了させるようなタイムアウトまたはアボート機構を有していない。サービスを待つことができる高い優先度の外部メモリアクセスのロックアウトを防止するため、適当な時間に完了できないメモリアクセスはフォールトとするか、または再試行すべきである。

【0180】任意のタイプのメモリサイクルに対する行時間の間に、待機ステートを加えることができる。列アクセス当たり2サイクルおよび3サイクルの双方の間で、列時間において待機ステートを挿入することもできる。待機ステートは反転RASの降下の前後の行時間の間に2つの位置で待機ステートを挿入できる。適当なコントローラ80は、まずr3ステート372またはrf3ステート373またはtr3ステート374の開始時に、READY信号をサンプリングできる。これによりこの時間で行アドレスおよび/またはサイクルタイプを50

デコードし、反転RASの降下前にアドレス指定された デバイスが、更なるアクセス時間を必要とするかを判断 できる。転送コントローラ80がハイレベルのREAD Yをサンプリングするまで、r3ステート372が繰り 返される。READYが低レベルでサンプリングされる とき、r3ステート372が繰り返されるが、反転FA ULTおよび反転RETRY入力は再サンプリングされ ない。待機ステートが挿入される前の第1 r 3 ステート 372サイクル中にアクセスをフォールトするか、また は再試行しなければならない。 r 6ステート377中で READY入力を再びサンプリングする。これはRA S'の降下後に起きるので、必要とし得るデバイスに対 し、追加RAS'アクセスタイムを発生できる。REA DYが低レベルでサンプリングされる場合、このREA DYが再びハイレベルでサンプリングされるまでr6ス テート377が繰り返される。

【0181】転送コントローラ80は2および3サイクル/列書き込みおよびパスサイズを変更する1サイクル/列アクセスの間に自動的に付加的 r 6ステート377を挿入する。転送コントローラ80はこれら r 6ステート377の各々の間で通常の態様でREADYをサンプリングする。従って、低レベルでサンプリングされるREADYから生じる余分な r 6ステート377は、転送コントローラ80によって既に挿入されたステートに加えられる。

【0182】列アクセス当たり1サイクルの間では、列時間待機ステートはサポートされていないので、これらサイクルの間でr6ステート377を越えてREADYはサンプリングされない。転送コントローラ80は、列アクセス当たり2および3サイクルに対しc3ステート386の間でREADYピンをサンプリングする。これは列アドレスおよび反転CASの降下後に生じるので、必要とするデバイスに対し延長されたCASアクセス時間を与えることができる。READYがハイレベルでサンプリングされる場合、c3ステート386は列アクセスを完了させる。そうでない場合、c3ステート386が繰り返され、ハイレベルでサンプリングされるまで転送コントローラ80はその後のCLKOUT降下エッジごとにREADYをサンプリングする。

0 【0183】マルチプロセッサ集積回路100は2つの タイプの再試行機構、すなわち行時間再試行および列時 間再試行をサポートしている。行われる再試行のタイプ は、マルチプロセッサ集積回路100の反転RETRY 入力がアクティブ低レベルとなるメモリアクセスのどの 点にあるかによって決まる。

【0184】行時間再試行は、現在のアクセスが完了できず、再試行が必要なことを外部ロジックがマルチプロセッサ集積回路100に伝えることができる方法を提供する。この行時間再試行は、r3ステート372の開始点でまずサンプリングされる際、RETRY'入力を低

レベルにドライブすることによって発生される。発生R ETRYが低レベルでサンプリングされる場合、転送コ ントローラ80はr3ステート372の終了点で現在の アクセスを終了する。次により高い優先度のリクエスト がペンディング中でなければ、再試行されるアクセスは 新しい r 1 ステート 3 7 0 と共にすぐに再スタートす る。この場合、再試行されるサイクルは、より高い優先 度のリクエストのサービスが完了するまで再スタートさ れない。

【0185】パケット転送サイクル中に行時間再試行が 行われ、同等以上の優先度のパケット転送リクエストが ペンディング中であれば、行われている再試行が一時中 断され、PTMINによって定義されるインターバルが 終了したとみなされる。パケット転送が優先度/ラウン ドロビンチェーン内の順番に再び達し、パケット転送が 再開されるまで、転送コントローラ80は、この一時中 断されたパケット転送を再試行することはない。

【0186】列時間再試行は従来の意味では実際には再 試行ではない。むしろこれらは行アクセスリクエストと 考えることができる。列再試行が生じると、転送コント ローラ80はそのパイプライン内でペンディング中のす べての列アクセスを完了し、行アクセスと共に次のアク セスを開始する。従って再試行がリクエストされた後に 多数の列アクセスが行われることがある。行アクセスが 再スタートされた後にはこれら行アクセスは繰り返され ることはない。 r 3ステート372の後で反転RETR Y入力が低レベルでサンプリングされる時間に列時間の 再試行が行われる。転送コントローラ80は各CLKO UT降下エッジでr3ステート372の後の各ステート の終了点で、RETRY'をサンプリングするので、反 30 転RETRYは各サンプリング期間中で有効な高レベル または低レベルとなっていなければならない。転送コン トローラ80が低レベルの反転RETRYをサンプリン グする場合、転送コントローラ80のパイプライン内に 現在あるすべての列アクセスが完了するとすぐに、その ときのページモードが終了する。再試行が一旦リクエス トされると、反転RETRY入力に入力された値はそれ 以上の効果がなくなる。しかしながら転送コントローラ 80は残りの列アクセスの各々の間で反転RETRYを サンプリングし続けるので、RETRY' は各サンプリ 40 ング期間中に高または低レベルに維持されていなければ ならない。通常のオペレーションは、システムがRET RY'を低レベルにドライブし、現在の行アクセスの終 了時までこれを低レベルに維持させるためである。

【0187】外部メモリインターフェース302のパイ プラインにロードする方法により、読み出しサイクル中 にr3ステート375またはr5ステート376でRE TRY'をアサートすることは全く効果がない。RET RY'入力はまだサンプリングされており、有効な高ま 試行が望まれる場合、行アクセスの終了時までにRET RY'を低レベルにアサートしなければならない。フレ ームコントローラ90のVRAMアクセスサイクルおよ びリフレッシュサイクルは、列時間によって影響されな いが、その理由は、性質上、新しい行アクセスは単一列 アクセスの後に続くからである。

62

【0188】システムエラーのため、システムがメモリ アクセスを完了できない場合、システムはメモリサイク ルをフォールトすることによりマルチプロセッサ集積回 路100に通知できる。これによりメモリサイクルを再 試行する前にマスタプロセッサ60はエラーを訂正でき る。メモリフォールトは行時間で発生できるだけであ り、r3ステート372の開始時にFAULT'入力を 低レベルにドライブすることにより開始される。転送コ ントローラ80はメモリサイクルの他の部分の間で反転 フォールトをサンプリングすることはない。フォールト 機構はフォールトを生じさせたアクセスのタイプに多少 依存して変わる。これについては後により詳細に説明す る。異なるタイプのサイクルリクエストに対するメモリ フォールトは次のようにサポートされている。

【0189】フレームコントローラ90のサイクル。フ レームコントローラ90のサイクルの間にフォールトは サポートされておらず、反転FAULTピンは無視され る。リフレッシュサイクル。リフレッシュサイクル中に フォールトはサポートされず、反転FAULTピンは無 視される。

【0190】デジタル画像/グラフィックプロセッサキ ャッシュおよびダイレクトメモリアクセスリクエスト。 これらサイクルの間にフォールトはサポートされる。リ クエスト中のプロセッサはフォールトがクリアされるま で完了されるリクエストは見ない。他のデジタル画像/ グラフィックプロセッサ71、72、73、74からの リクエストはサービスされ続ける。

【0191】マスタプロセッサのインストラクションま たはデータキャッシュリクエスト。これらサイクル中に サポートされるフォールトはサポートされる。フォール トされたキャッシュリクエストは即座にキャンセルさ れ、マスタプロセッサ60はインタラプトされる。その 他のキャッシュはペンディング中のリクエストをサービ スすることができる。

【0192】マスタプロセッサ60のダイレクトメモリ アクセスリクエスト。これらサイクル中にはフォールト がサポートされる。外部アクセスリクエストが即座にキ ャンセルされ、マスタプロセッサ60がインタラプトさ

【0193】パケット転送。パケット転送なかにはフォ ールトがサポートされる。このパケット転送は一時中断 され、そのステートはリクエスト中のプロセッサのパラ メータメモリにセーブされる。他のプロセッサからのパ たは低レベルになければならない。このため、列時間再 50 ケット転送リクエストはまだサービス可能である。セー

ブされたパラメータ内には転送コントローラ80の内部パケット転送ステートが含まれる。パケット転送が外部メモリ間で外部メモリなされる場合、外部メモリ間の転送バッファのステートもセーブされる。バッファ自体は変わらない。セーブされたパケット転送オプションフィールド内のパケット転送ステートビットは、フォールトがソースへの転送または宛て先への転送で生じたかどうかを示すのにセットされる。

【0194】一旦、パラメータがセーブされると、転送コントローラ80はマスタプロセッサ60のうちのFL 10TSTSレジスタ内の適当なビットをセットし、どのプロセッサのパケット転送がフォールトしたかを表示する。下記の表13にはFLTSTSレジスタ内のプロセッサが示されている。FLTSTSレジスタ内のプロセッサビットもマスタプロセッサ60に対し、パケット転送フォールトインタラプトを発生する。マスタプロセッサ60はどのプロセッサがフォールトされたパケット転送をリクエストしたかを探すため、FLTSTSレジスタを読み出すことができる。一旦プロセッサが識別されれば、マスタプロセッサ60は一時中断されているパケット転送パラメータを検査し、フォールトを生じさせたメモリアクセスを決定できる。

【0195】パケット転送中にフォールトが生じたことは、デジタル画像/グラフィックプロセッサ71、72、73または74は知らない。このプロセッサは、パケット転送がまだ完了していないことを知っているだけである。フォールトを訂正したり、またはリクエスト中のデジタル画像/グラフィックプロセッサ71、72、73または74に、そのパケット転送リクエストのキャンセルを求めるのは、マスタプロセッサ60の役割であ30る。

【0196】マスタプロセッサ60がフォールトを訂正できる場合、FLTSTSレジスタ内のビットをクリアすることができ、パケット転送リクエストは自動的に再送信される。フォールトしたパケット転送は、ラウンドロビン優先法における順番を受けると、その内部ステートがパラメータメモリ内のセーブされたパラメータからレストアされ、転送コントローラ80はフォールトされたアクセスでパケット転送を続ける。

【0197】デジタル画像/グラフィックプロセッサが 40 リクエストしたキャッシュサービスまたはダイレクト外 部メモリアクセスリクエスト中にフォールトが生じた場 合、リクエスト中のプロセッサのパラメータメモリのキャッシュフォールトアドレス位置に、フォールトの生じたアドレスがセーブされる。マスタプロセッサ60のF LTSTSレジスタにおける適当なビットがセットされ、インタラプトがマスタプロセッサ60に送られる。マスタプロセッサ60がパラメータメモリを検査し、フォールトしたアドレスを決定できる。マスタプロセッサ60がフォールトを訂正できる場合、このプロセッサは 50

FLTSTSレジスタ内のビットをクリアし、リクエストは再スケジュールされる。フォールドが訂正できず、マスタプロセッサ60がリクエスト中のデジタル画像/グラフィックプロセッサにキャッシュミスまたはダイレクト外部アクセスリクエストをアボートすることを求める場合、デジタル画像/グラフィックプロセッサにリセットリクエストを送らなければならない。これによりそのタスクがアボートされる。

【0198】デジタル画像/グラフィックプロセッサ7 1、72、73または74は、キャッシュまたはダイレクト外部アクセスリクエスト中にフォールトが生じたことを知らず、そのリクエストが完了していないことを知っているにすぎない。フォールトを訂正したり、リクエスト中のデジタル画像/グラフィックプロセッサをリセットするのは、マスタプロセッサ60の役割である。

【0199】マスタプロセッサ60がキャッシュフィルまたはダイレクト外部アクセスサイクルのフォールトをリクエストした場合、このリクエストは即座にキャンセルされ、マスタプロセッサ60にメモリフォールトインタラプトが送られる。このメモリフォールトインタラプトはフォールトがデータキャッシュフォールトであったことを表示する。データキャッシュフォールトが生じた場合、そのアドレスがセープされ、データがセープされる。

【0200】オンチップアドレスへの所定のアクセスは、反転FAULT入力と独立したフォールトを生じさせ得る。不法なオンチップアクセスが行われると、これが生じる。試みられたサイクルに対する通常のフォールト機構が適応される。オンチップフォールトとは次のとおりである。

【0201】データメモリまたはデジタル画像/グラフィックプロセッサパラメータメモリでない16進数0200000下のアドレスとの間でのデジタル画像/グラフィックプロセッサのパケット転送。

【0202】データメモリまたはデジタル画像/グラフィックプロセッサパラメータメモリでない16進数0200000以下のアドレスとの間でのデジタル画像/グラフィックプロセッサのキャッシュサービス、またはマスタプロセッサ60のキャッシュサービス、またはダイレクト外部アクセス。データメモリまたはデジタル画像/グラフィックプロセッサパラメータメモリでない16進数0200000以下のマスタプロセッサ60のパケット転送。

【0203】マルチプロセッサ集積回路100によって発生されるメモリタイミングと異なるメモリタイミングの発生を望むユーザーを補助するために、UTIME'が発生される。このUTIME'が行時間において低レベルでサンプリングされると、現在のページの残りに対して、反転RASおよびCAS'[7:0]出力のタイミングが変えられる。列アクセスが開始したことを表示

するように、RAS′信号が変えられる。従ってRA S'の降下によってユーザーがタイミングを決めたCA S'信号をトリガできる。実際の列アクセスが開始され たときに、マシンステートのみにおいてRAS'をアク ティブ低レベルにアサートできるにすぎないので、転送 コントローラ80のパイプライン内のバブルを理解する ことができる。行アドレスと同時に列アドレスストロー プCAS' [7:0] が出力される。これにより、これ らストロープはどのバイトがアクセスされたかを表示す るのに使用でき、外部CAS'の発生が容易となる。R AS'のタイミングは変わっているので、必要な場合に は外部ロジックが自らのRAS'タイミングを発生しな ければならない。外部から発生されたRAS'は、R L'の降下エッジによってトリガできる。サイクルの開 始時点で出力されたステータスコードは、そのときのサ イクルの間にてTRG'、WE' 等のエモリタイミング を発生するのに必要なすてべの情報を提供することに留 意されたい。

【0204】転送コントローラ80の内部メモリインターフェース301は、クロスバー50を介し、オンチッ20プメモリにアクセスする。64ビットの内部データバスは、1サイクルにつき0~8バイトを転送できる。外部メモリインターフェース302は、オフチップメモリおよび周辺機器のすべてにアクセスする。外部メモリインターフェース302は、種々のメモリおよび周辺機器のタイプにインターフェースするのに必要なサイクルおよび制御信号を発生する。64ビットの外部データバスは1サイクルにつき0~8バイトを転送し、8、16、32および64ビットのデータ幅を有する画像システムバスに接続されたデバイスに対し、ダイナミックバスサイ30ズのサポートをする。

【0205】外部メモリインターフェース302は、転送コントローラ80が外部デバイスとバスを共用できるようにする簡単なハンドシェイク機構を含む。このハンドシェイク機構は4つの同期信号を活用する。すなわちホストリクエスト入力HREQ′、ホストアクノーリッジ出力HACK′および内部リクエスト出力RREQ[1:0]である。

【0206】外部デバイスが画像システムバスの制御を*

*望む際、ホストリクエスト入力HREQ'は、マルチプ ロセッサ集積回路100に信号を送る。外部デバイスは バスのオーナーシップを持ちたい場合、ホストリクエス ト入力HREQ'を低レベルにドライブする。これは転 送コントローラ80が受けることもできる最高優先度の リクエストであり、転送コントローラ80は、最も初期 に起こり得る時間にバスのドライブを停止させる。その ときのオペレーションが終了し、転送コントローラ80 のパイプラインが空になると、転送コントローラ80の バスオーナーシップが終了する。外部デバイスはバスを 望む限り、HREQ'を低レベルアクティブにドライブ し続けなければならない。HREQ' がハイレベルで非 アクティブとなると、転送コントローラ80はパスを所 有し、これをドライブする。HREQ′入力は内部的に マルチプロセッサ集積回路100の内部ブロックに同期 している。

【0207】ホストアクノーリッジ出力HACK′は、 転送コントローラ80が画像システムバスの制御信号を 発生する準備が完了した信号を発生する。転送コントロ ーラ80はアクティブなHREQ'の後に、HACK' を低レベルにドライブし、その信号を高インピーダンス にドライブし、バスを放棄していること表示する。反転 HACKが低レベルアクティブであると、CLKOUT を除くすべての外部メモリインターフェース302のパ ス出力が、高インピーダンスとされる。内部リクエスト 出力REQ [1:0]、HACK' およびフレームコン トローラ90の出力は、ドライブされ続ける。外部デバ イスは必要に応じて画像システムバスをドライブでき る。転送コントローラは、HREQ'が非アクティブと なったことが検出された後に、非同期的に、HACK' をハイレベルで非アクティブにドライブし、バスのドラ イブを再開する。

【0208】内部リクエスト出力REQ [1:0] は、 転送コントローラ80によって受信される最高優先度の 内部リクエストの2つのビットコード化を形成する。表 3にリクエストコードおよびそれらの関連するサイクル を示す。

[0209]

【表10】

REQ[1:0]	関連内部リクエスト
0 0 .	低優先度パケット転送 トリクルリフレッシュ アイドル 高優先度パケット転送 インストラクションキャッシュサービス
1 1	インストンシンとファービス データキャッシュサービス MP緊急パケット転送 フレームコントローラアクセス 緊急リフレッシュ

表10

ト出力REQ[1:0]をモニタできる。転送コントローラ80によってホストリクエストには最高の優先度が与えられているので、システムデザイナーは、ホストがパスの所有権を放棄して転送コントローラ80に返すのはどのREQ[1:0]の値にするかを決定することにより、外部デバイスが作動するレベルを決定できる。

【0211】転送コントローラ80は外部メモリシステムが必要とするDRAMリフレッシュサイクルを自動的に発生するためのプログラマブルリフレッシュコントローラを含む。リフレッシュレジスタ313に、このリフ 10レッシュのためのパラメータが記憶される。キャッシュ制御ロジックは、マスタプロセッサ60およびデジタル画像/グラフィックプロセッサ71、72、73および74がリクエストするようなキャッシュフィルおよび書き込みバックを実行するのに必要なアドレスを発生する。フレームコントローラ90のリクエストはVRAM制御論理によって処理される。

【0212】転送コントローラ80はパケット転送を処 理するための2つの独立したコントローオラを有する。 ソースレジスタ321とソースコントローラ322から 成るソースマシンは、ソースメモリからデータをフェッ チするのに必要なアドレスを発生する。転送コントロー ラ80にパケット転送リクエストを送る際、このリクエ ストはソースデータをどのようにアクセスすべきかを指 定する多数のパラメータを含む。これらパラメータはソ ースレジスタ322にロードされ、ソースアドレスを発 生するようソース制御ロジック323によって使用され る。同様なパラメータの組が宛て先レジスタ341にロ ・ ードされ、宛て先制御ロジック342によって使用さ れ、宛て先メモリ領域にパケットデータを書き込むのに 必要なアドレスを発生する。宛て先レジスタ341と宛 て先制御ロジック342の組み合わせにより宛て先マシ ン340を形成している。ソースマシン320および宛 て先マシン340は各々オンチップメモリ10および2 0とオフチップメモリとの双方のアドレス指定が可能で ある。

【0213】図11は、ソースマシン320の構造を示す。ソースマシン320の内部構造と宛て先マシン340の構造は同一である。転送コントローラ80の他に対する接続のいくつかが異なっているにすぎない。ソース40マシンは次のようなレジスタを含む。CACHEADRレジスタ401は転送方向に応じて内部アドレスまたは外部アドレスのいずれかを含む。このアドレスは、キャッシュサブブロックのアドレスと共に、転送コントローラ80の内部Sポートからロードされる。オンチップアドレスの上部ビットを発生するのに、マルチプレクサを使用できる。

【0214】ABPITCHレジスタ402は、次のラインのための開始アドレスを発生するため、開始アドレスに加算される(または減算される)ピッチを含む。G 50

TPIPEレジスタ403は実際には3つの部分に分割されている。第1部分は、ASTARTが宛て先となっている32ビットアドレスである。第2部分はBCOUNTが宛て先となっている16ビットのラインカウントであり、第3部分はACOUNTが宛て先となっている16ビットのバイトカウントである。このレジスタは、関連するレジスタにフェッチしたガイドテーブルを即座に記憶できないとき、ガイドテーブルオペレーション中の一時レジスタとして働く。

【0215】ASTARTレジスタ404は、現在のラインの開始アドレスの記録を記憶し、ASTARTレジスタ404は、ガイドされた転送を実行する際にガイドテープルアドレス/オフセット入力に対して倍になる。BSTARTレジスタ405は、現在のバッチの開始アドレスの記録を記憶する。BSTARTレジスタ405は、また、オフセットガイドされた転送に対しベースアドレスを含み、デルタガイドされた転送に対しては最終バッチ開始アドレスを含む。

【0216】CRNTADRレジスタ406はパケットサービスの現在のアドレスを記憶する。このアドレスは次のアクセスを実行する場所のアドレスである。次のアドレスを発生するよう転送されるパイト数がこの値に加算されたり、またはこれより減算される。ラインまたはピッチが完了すると、CRNTADRレジスタ406には次のラインまたはバッチの開始アドレスがロードされる。

【0217】BCPITCHレジスタ407は、次のパッチのための開始アドレスを発生するよう、現在のパッチの開始アドレスに加算もしくはこれより減算されるピッチを記憶している。ガイドされた転送を行うとき、このBCPITCHレジスタ407は、ガイドテーブルポインタとして使用される。ACOUNTレジスタ408はライン内のパイト数を記憶している。このパイト数は定数であるか、または可変パッチガイドされた転送のためのガイドテーブル入力からロードされる。ACURRENTレジスタ409はライン内に残っているそのときのパイト数を記憶する。

【0218】BCOUNTはバッチ内のライン数を記憶する。この数は定数であるかまたは可変バッチのガイドされた転送のためのガイドテーブル入力からロードされる。BCURRENTレジスタ411は、バッチ内に残っている1未満のラインの現在の数を記憶する。CCURRENTレジスタ412は、パケット内に残っている1未満のバッチの現在の数を記憶する。ガイドされた転送を行うとき、これはその変わりにガイドテーブル内に残っている入力の数を表示する。

【0219】CBYTESレジスタ413はダイレクト メモリアクセスまたはキャッシュサービスにより転送す べき残っているパイトの現在の数を記憶する。BUFP TRレジスタ414は、ソースマシン320と宛て先マ シン340によって共用されるレジスタである。BUF PTRレジスタ414は、外部メモリ間でのパケット転 送中にバッファとして使用されるパラメータメモリの部 分をポイントする。マルチプレクサはオンチップアドレ スの上部ビットを発生するのに使用できる。

【0220】FCOUNTレジスタ431 (図12に示 す)は、パイプライン内に現在あるすべてのインストラ クションが完了した後、パケット転送用FIFOバッフ ァ311内にどれだけ多くのパイトが残るかを示す5ビ ットの値(16~0のみ)を記憶する。

【0221】BUFCOUNTレジスタ441 (図13 に示す) は、外部メモリ間パッファ内にどれだけ多くの スペアパイトが残るかを示す8ピットの値(128~0 のみ)を記憶する。ソースマシン320の中心は、マシ*

*ンが転送したいバイト数を決定するための計算用ハード ウェアと方法である。これはバイト計算回路415の数 で行われる。これは次元内に残っているバイト数、アド レスの一致、バスサイズおよび次元が前方にアドレス指 定されているか、または後方にアドレス指定されている かどうかに応じて決まる。エンディアンはこの計算には 重要ではない。次元内に残っているバイト数が8以上で あると一時的に仮定すると、表11は異なっているアラ インメントのためにマシンが転送を望んでいるバイト 10 数、パスサイズおよびアドレス指定の方向(前方または

[0222]

後方)を示している。

【表11】

370别性 0714以 <u>6"41</u>	五方	************************************	32.c	*4/ス 佳才	16 en	トトペッス もます	あす	4人以 結す
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 1 1 1 0	8 7 6 5 4 3 2	1 2 3 4 5 6 7 8	43214321	12341234	2 1 2 1 2 1	1 2 1 2 1 2 1 2	1 1 1 1 1 1	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

表川

【0223】バスが64ピット幅であり、アドレス指定 が前方であれば、3つの最小位のアドレスピットの2の 補数をとることにより、上記の値を推定する。4番目の アドレスピットは桁上げ用である。次元が後方にアドレ ス指定される場合、3つの最小位のアドレスピットの値 に1を加えるだけでバイト数を計算する。バスが32ビ 30 ット幅で、アドレス指定が前方であれば、2つの最小位 のアドレスピットの2の補数をとることにより、上記の 値を推定する。桁上げにより第3ビットとなる。次元が 後方にアドレス指定される場合、2つの最小位アドレス ビットの値に1を加えるだけで、パイト数を計算でき る。これらの場合、計算に通常含まれる次の最高位ピッ トの影響は無視しなければならない。バスが16ピット 幅で前方にアドレス指定される場合、最小位アドレスピ ットだけの2の補数をとることにより、上記値が推定さ れる。桁上げは第2ビットとなる。次元が後方にアドレ 40 ス指定される場合、最小位ピットの値に1を加えるだけ でバイト数が計算される。これらの場合、通常計算に含 まれる次の2つの最高位ビットの影響は無視しなければ ならない。

【0224】上記の説明は、マシンがそれ自体を現在の パスサイズに一致させるため、転送を望むパイトの数に ついて述べたものである。このオペレーションが行われ た後に、連続する転送は自動的に現在のバスサイズによ って可能なパイトの最大数となる。このパスサイズを変 更する場合、これも自動的に処理される。次にアドレス 50 にABPITCHレジスタ402に記憶されていた値を

レジスタはパイト数だけインクリメントまたはデクリメ ントされ、次のデータの開始点をポイントする。現在の 次元カウントの残りのパイトの新しい数を示すように、 同じ数だけデクリメントされる。マシンが転送を望むバ イト数が、次元内に残っているバイト数よりも大きくない るまでこのプロセスが続き、残りのバイト数よりも転送 を望むバイト数が大きくなった時点まで、実際に転送さ れるバイト数を低い値にしなければならず、こうして次 元の転送を完了する。このような条件は、転送を望むバ イト数から残っているバイト数を減算することにより検 出され、借りが起こらない場合は次元の最終転送に違 し、転送すべきバイト数のためにバイトカウントを用い る。借り条件に基づくこれら2つの値の選択のためにマ ルチプレクサが使用される。

【0225】転送が次元内の最終であり、パケットリク エストが実行中であれば、通常の第1次元計算を行う代 わりに、次の次元パラメータを計算する。BCURRE NTレジスタ411内の値が0であるかどうかにより、 BCURRENTレジスタ411またはCCURREN Tレジスタ412のいずれかをデクリメントする。 いず れの場合にせよ、xCOUNTレジスタから小さい次元 のxCURRENTカウントをロードし、次の第1次元 を開始する。

【0226】BCURRENTレジスタ411の値が0 となるかどうかに応じて、ASTARTレジスタ404

加算(または減算)するか、またはBSTARTレジス タ404にBCPITCHレジスタ407に記憶されて いた値を加算(または減算)することにより、次の次元 のためのアドレスも計算される。計算された値は、CR NTADRレジスタ406およびASTARTレジスタ 404に書き込まれBCURRENTレジスタ411内 の値が0であれば、BSTARTレジスタ405にも書 き込まれる。

【0227】第1次元の最終転送が実行され、BCUR RENTレジスタ411およびCCURRENTレジス タ412内の値がいずれも0であれば、ソースマシン3 20はパケットサービスを完了する。ソースマシン32 0および宛て先マシン340の双方がこの状態に達する と、全パケットサービスが完了する。パケット転送オプ ションフィールドのソースおよび宛て先更新モードに応 じ、ステージで追加次元計算を行うことができ、CRN TADRレジスタ406に記憶されていたデータが下の パケットリクエスト位置にセーブされる。これにより残 されている点でのパケット転送の後における再送信が可 能となる。

【0228】これらアドレス計算は2つの32ビット加 算器420および423で行われる。マルチプレクサ4 21および422は、加算器420への入力を選択し、 同様にマルチプレクサ424および425は加算器42 3への入力を選択する。加算器420は、CACHEA DRレジスタ401、ABPITCHレジスタ402、 ASTARTレジスタ404、BSTARTレジスタ4 05、CRNTADRレジスタ406およびBCPIT CHレジスタ407のサービスを行う。加算器423 は、ACOUNTレジスタ408、ACURRENTレ 30 ジスタ409、BCOUNTレジスタ410、BCUR RENTレジスタ411、CCURRENTレジスタ4 12およびCBYTESレジスタ413に対するサービ スを行う。

【0229】上記説明は、パケット転送について簡単に 触れたものであるが、同様な方法がキャッシュサービス およびパッファ操作に対しても適用されることに留意さ れたい。キャッシュサービスの場合、アドレスは常に一 致した境界上で開始し、アドレスがキャッシュサブプロ ックの終了点に達するとサービスが終了するので、バイ 40 トカウンタはない。このことは、ソースマシン320が デジタル画像/グラッフィックプロセッサのインストラ クションキャッシュまたはマスタプロセッサ60のデー タまたはインストラクションキャッシュにサービスする かどうかに応じて変わる。

【0230】上記説明は、転送するバイト数の計算を常 に実行できることを示唆している。パケット転送用F I FOパッファ311は、マシンがその数のパイトを転送 するには、過度に満杯または空状態となり得るので、こ

オペレーションをロードする前にさらに計算を行う必要 がある。

【0231】ソースマシン320がパケット転送用FI FOパッファ311内に残されている余裕よりも多いパ イトを転送したい場合、待機する必要がある。宛て先マ シン340がパケット転送用FIFOバッファ311内 にあるパイト数よりも多いパイトを転送したい場合も待 機する必要がある。宛て先マシン340が読み出しをす るのに、パケット転送用FIFOバッファ311内に十 分なバイトをソースマシン320がロードしようとする 場合、双方の転送を続けることができる。

【0232】これら計算は図12に示されたロジックで 実行される。FCOUNTレジスタ431は既にパイプ ライン内にあるオペレーションが完了した場合、パケッ ト転送用FIFOパッファ311内に入るデータのパイ ト数を記録する。加算器434はソースマシン320が パケット転送用FIFOパッファ311に転送したいバ イト数にこの値を加える。合計値が16を越える場合、 ソースマシン320は続けることはできないが、宛て先 マシン320がいくらかのデータを空にすることを待た なければならない。加算器434は、17個以上の出力 を発生し、この出力はソースマシン320に供給され、 このマシンをストールさせる。現在の値または加算器3 43の17以上の出力により選択された加算の結果のい ずれかであるパケット転送用FIFOパッファ311内 の新しいパイト数がマルチプレクサ435を通して減算 器436へ送られる。減算器436は宛て先マシン34 Oが転送したいパイト数からパケット転送用FIFOパ ッファ311内の新しいバイト数を減算する。減算器4 36が借り信号を発生しなければ、宛て先マシン340 は続行できる。減算器426が借り信号を発生すると、 この借り信号はマルチプレクサ437を制御して、差ま たは減算前の値を選択してFCOUNTレジスタ431 にセーブする。

【0233】キャッシュサービスのためにキャッシュバ ッファ312を使用するときは、同様な組の計算が必要 である。マルチプレクサ433に対するモード信号がF COUNTレジスタ431が計算のソースとして働く か、またはキャッシュバッファ312に記憶されていた バイト数を記憶する同様なCHCOUNTレジスタ43 2として働くかを選択する。

【0234】外部メモリ間転送を実行するとき、転送プ ロセッサ80は、リクエスト中のプロセッサのパラメー タメモリの一部をパッファとして使用する。この外部メ モリ間パッファのステートおよびその内容は管理が必要 である。バッファポインタBUFPTRレジスタ414 は、ソースマシン240と宛て先マシン340とによっ て共用されるが、その理由は、このバッファは1度に一 つしかアクセスできないからである。BUFPTRレジ のことは当てはまらない。したがってパイプライン内に 50 スタ414は、ソースマシン320および宛て先マシン

340の通常のロジックを使用して、バッファとの間で転送されたパイト数だけインクリメントされる。BUFPTRレジスタ414は長さが8ビットだけでよい。このアドレスの最高位ビットは、各プロセッサに対して固定されており、リクエスト中のプロセッサに基づき、一定のマルチプレクサから供給される。通常の一致/残留スペースロジックを用いて、転送されたバイト数が計算される。外部メモリ間バッファを空にするソースマシン320は、BUFCOUNTレジスタ441を使用してそのパイトに残っている値を記憶する。外部メモリ間バ 10ッファを満たす宛て先マシン340は、FCOUNTレジスタ431を使用してバイトに残っている値を記憶する。

【0235】図13は、バッファカウント演算を示している。BUFCOUNTレジスタ441は、転送方向に応じて外部メモリ間バッファ内のスペアバイトの数または空にすべき残っているデータバイトの数の8ピットカウントである。ソースマシン320は、外部メモリ間バッファを満たしたとき、パケット転送用FIFOバッファ311にロードするバイト数だけBUFCOUNTレジスタ441をデクリメントする。BUFCOUNTレジスタ441が7以下になるとソースマシン320が停止し、パケット転送用FIFOバッファ311が外部メモリ間バッファ内に空にされるまで、宛て先マシン340の作動が続く。従ってソースマシン320は外部メモリ間バッファ内に入るデータよりも多いデータをフェッチできない。外部メモリ間バッファは、少なくとも120バイトで満杯になる。

【0236】外部メモリ間バッファが満杯になる状態と空になる状態の間で、BUFCOUNTレジスタ441 30は128から減算し、これを外部メモリ間バッファ内に残っているデータバイトの数にしなければならない。外部メモリ間バッファを空にすると、ソースマシン320はBUFCOUNTレジスタ441が0となるまで、これをデクリメントする。宛て先マシン340はパケット転送用FIFOバッファ311を空にし続け、再び方向を反転させる。外部メモリ間バッファの充填が開始する前に、BUFCOUNTレジスタ441は128にリセットされる。マルチプレクサ442および443、およびフル(全)加算器444は、このような必要な演算を 40行う。

【0237】パケット転送が一時中断されているとき、 BUFCOUNTレジスタ441およびBUFPTRレ ジスタ414は、他のパケットパラメータがセープされ る。レストレーション時にオペレーションを正しく再開 できるように、外部メモリ間バッファを空にするか、ま たは満たす、現在の方向を表示するピットもセープされ

【0238】図14aおよび14bは、小エンディアンおよび大エンディアン係数のための、それぞれのポイン 50

タFDPTRおよびFSPTRとパケット転送用FIF Oバッファ311との関係を示している。パケットリク エストはソースおよび宛て先の形状を実質的に任意また は従属的にできるので、宛て先に対して常に一致するわ けではない。図8において、ソースと宛て先の整列がコ ンスタントに互いに変化した状態で、0パイトのサイク ルと8パイトのサイクルとの間でソースマシン320は 記憶し、宛て先マシン340はフェッチが可能である。 従ってパケット転送用FIFOバッファ311は16パ イトのバイト幅のFIFOであり、このFIFOはソー スからの0~8パイトをロードできるのと同時に、宛て 先への0~8パイトを空にできる。ソースマルチプレク サおよび整列ロジック330はソースから適当なバイト を抽出し、これらパイトをパケット転送用FIFOバッ ファ311の隣接するFIFOデータを維持する位置に 記憶する。宛て先マルチプレクサおよび整列ロジック3 50は、パケット転送用FIFOバッファ311からの 最も古いバイトを抽出し、宛て先に書き込む前に正しい 位置に8パイトワードでこれらパイトを一致させる。ソ ースマルチプレクサおよび整列ロジック330、並びに 宛て先マルチプレクサおよび整列ロジック350は、そ れらの転送を一致でき、できるだけ長くこの状態に留め ることができるようになるとすぐに、64ビットのダブ ルワードの境界にこれらの転送を一致させる。従ってソ ースマルチプレクサおよび整列ロジック330並びに宛 て先マルチプレクサおよび整列ロジック350は、変動 する整列状態をサポートする。

【0239】パケット転送用FIFOバッファ311 は、サーキュラバッファとして16ピットを取り扱う。 データの開始点を任意のバイト位置とすることができ る。宛て先マルチプレクサおよび整列ロジック350が データを抽出する点は、4ピットのFDPTRレジスタ によって表示され、FDPTRレジスタはデータを抽出 する同じサイクルで変更され、ポインタを新しいデータ の開始点に移動する。宛て先マルチプレクサおよび整列 ロジック350は、抽出されたパイトを取り込み、宛て 先ダブルワード内の正しい位置へこれらを整列させる。 パケット転送用FDPTRパッファ311からの抽出お よび整列は宛て先マルチプレクサおよび整列ロジック3 50内の8つのパラレルな16ピットバレルシフタから 成る16ポジションパイトローテータを使用した1工程 で行われる。周辺のバイトをスワップするように、ガン のようなデータの操作を実行し、次に別の回転を行う。 宛て先マルチプレクサおよび整列ロジック350も、宛 て先に適当なバイトだけが書き込まれるように、同様に バイトストローブを操作する。

【0240】ソースマルチプレクサおよび整列ロジック330からのパケット転送用FIFOバッファ311へのローディングは、実質的に同様なオペレーションである。ソースマルチプレクサおよび整列ロジック330

は、4ビットのFSPTRレジスタによってマークされた最初の空いている位置にそのデータを書き込み、新しい最初の空いた位置を有するFSPTRレジスタを更新する。パケット転送用FIFOバッファ311がフル状態のとき、FSPTRレジスタは、一旦宛て先マルチプレクサおよび整列ロジック350があるデータを抽出すれば、空となる最初の位置を実際にポイントする。

【0241】宛て先マシン340は、クロックサイクルのスレープ位相に関するデータを抽出する。ソースマシン320はクロックサイクルの次のマスタ位相時にロー 10ドする。大エンディアンおよび小エンディアン作動モードをサポートするため、いずれの方向にもデータ回転を行う必要がある。データの連続性が常に正しくなるようにパケット転送用FIFOバッファ311の外側から見た場合、小エンディアンモードではデータ回転は時計回り方向にし、大エンディアンモードでは反時計回り方向にする。従って操作マルチプレクサおよび整列ロジック330、宛て先マルチプレクサおよび整列ロジック330、宛て先マルチプレクサおよび下DPTRおよびパケット転送用FIFOバッファ311のレジスタは、双方の20エンディアンに合わせるように設計しなければならない。

【0242】図12のFCOUNTレジスタ431は、 パケット転送用FIFOバッファ311にどれだけ多く のバイトが保持されているかの表示を記憶する。このF COUNTレジスタ431は、17以上の値を決して含 むことができない。このレジスタはこのレジスタ内に記 憶された値がパイプライン内に現在あるインストラクシ ョンのすべてが完了した後に、パケット転送用FIFO バイト311内にどれだけ多くのバイトが入るかを表示 30 するように、パイプラインのローディング前にソースマ シン320および宛て先マシン340によって操作され る。これによって、パケット転送用FIFOバッファ3 11のプロッキングを生じさせるようなパイプラインへ。 のオペレーションのローディングができなくなる。従っ て、宛て先マシン340は常に十分なパイトを有し、ソ ースマシン320は常に十分な余裕を有することとな る。この結果、FDPTRまたはFSPTRが互いにオ ーパーテイクをする危険がなくなる。新しいパケットリ クエストを開始すると、FDPTRおよびFSPTRが 40 0にリセットされるので、これらの双方は同じ位置をポ イントし、FCOUNTレジスタ431は0にリセット される。これによりパケット転送用FIFOパッファ3 11の正しい初期化が保証される。

【0243】パケット転送が一時中断されると、FDPTR、FSPTRおよびFCOUNTレジスタ431のみならず、パケット転送用FIFOパッファ311レジスタ自身も制御される。これによりパケット転送用FIFOパッファ311の全ステートが保持され、よってこのステートはパケット転送の再開時にレストアできる。

【0244】値で満杯にされたパケット転送は、満杯に している値をパケット転送用FIFOバッファ311の 最下位のダブルワードにロードし、FCOUNTレジス タ431を16にセットし、FDPTRをエンディアン のための正しいデータ開始点にセットする。小エンディ アンに対してはパイトロであり、大エンディアンに対し てはパイト7である。値で満杯にされたパケット転送中 では、FCOUNTレジスタ431の値は変更されな い。従って宛て先マシン340は、満杯になったパケッ ト転送用FIFOバイト311を常時見ているので、こ の満杯にしている値をフェッチし、整列する。ソースマ シン320も満杯にされたパケット転送用FIFOパイ ト311を常時見ているので、必要に際し、停止する。 値で満杯にされたパケット転送を一時中断またはレスト アする際には、パケット転送FIFOパッファ311の ステートは一時中断の別の形態に対する場合のように、 セープされ、レストアされるだけである。従って値で満 杯にされたパケット転送を一時中断するためには特別な 考慮は不要である。

【0245】ソースマシン320は、2つのパイプライ ンを含み、宛て先マシン340と別のパイプラインを共 用する。パイプラインは内部メモリインターフェース3 01および外部メモリインターフェース302とインタ ーフェースされ、4つの方向のデータ転送、すなわちオ ンチップからオンチップへ、オフチップからオンチップ へ、オンチップからオフチップへ、オフチップからオフ チップへのデータ転送を可能とする。ソースマシン32 0のアドレスパイプライン427およびパイトパイプラ イン428は、宛て先マシン340のパイプラインから 分離されているが、共通のパイプラインの進行を行うよ うに連動されている。これにより、ステップ状に維持し ながら内部メモリインターフェース310および外部イ ンターフェース320上での独立した行動が可能となっ ている。あるインターフェースへの不連続性は、他のイ ンターフェースを停止させることもある。アドレスパイ プライン420はソースマシン320によってアクセス されるアドレスを記憶し、バイトパイプライン428は バイトストロープおよび整列情報を記憶する。この情報 はどのバイトが対応しており、パケット転送用FIFO パッファ311またはキャッシュパッファ312にどれ だけ多くのバイトをロードしたり、これらから除くかを 表示している。 転送コントローラ80のレジスタの転送 にあたり、パイトパケット428はレジスタ番号を記憶 する。サービスを受けた情報もパイトパイプラインを下 方に移働し、オペレーションがいつ完了したかを表示す る。

【0246】ソースマシン320と宛て先マシン340は、リクエストパイプライン429を共用する。リクエストパイプライン429はステータス情報、例えば低優先度パケット転送、ダイレクト外部アクセス等の実行中

のオペレーションのタイプ、およびリクエスト中のプロセッサの表示を記憶する。リクエストパイプライン429は、ステータス事象が生じるときを表示するパラレル制御情報も記憶する。

【0247】一つ以上のアクセスが停止する際には、ときどき内部パイプラインにバブルが生じる。転送コントローラ80は、ガイドされた転送中にガイドテーブルの値をフェッチするのに、これらバブルを使用する。これにより、転送コントローラ80の転送中バンド幅をより効率的に使用できる。宛て先レジスタがフリーでない場 10合、このようなフェッチされたガイドテーブルの値は、GTPIPEレジスタ403の関連部分に記憶される。【0248】転送コントローラ80はバイト配列された

パケット転送のみにおいて、データ配列を行うことがで きる。ソースマシン320と宛て先マシン340とは独 立しているので、これらマシンの各々は0パイトの各サ イクルと8パイトの各サイクルとの間でフェッチしたり 記憶することができる。このことは、ソースアドレスと 宛て先アドレスとの相互の整列はコンスタントに変化し 得ることを意味している。変動する整列をサポートする ため、転送コントローラ80はパケット転送用FIFO パッファ311とソース配列ロジック332と、宛て先 整列ロジック352を含んでいる。パケット転送FIF Oバッファ311は、16バイトのFIFOレジスタで あり、このレジスタはソースからの0~8パイトのロー ドと、宛て先への0~8パイトを空にすることを同時に 行うことができる。ソースマルチプレクサ331および ソース配列ロジック332は、ソースから適当なバイト を抽出し、これらを先のソースパイトに隣接するパケッ ト転送用FIFOパッファ311に記憶する。宛て先配 30 列ロジック352および宛て先マルチプレクサ351 は、パケット転送用FIFOパッファ311から最も古 いパッファを抽出し、現在アドレス指定されている宛て 先の8パイトのダブルワードで、正しい位置にこれらを 配列する。パケット転送配列およびFIFO操作は自動 的であり、意図する実施例ではプログラマーに対してト ランスペアレントである。

【0249】キャッシュバッファ312にはパケット転送用FIFOバッファ311に対して作動が類似する8パイトのパッファであり、キャッシュおよびダイレクト40外部アクセスオペレーション中に使用される。キャッシュの内外への転送は常に8パイト幅である。キャッシュパッファ312には外部メモリバスが60ピット幅よりも狭い場合にデータを配列するのを助ける。キャッシュパッファ312をパケット転送用FIFO場合に311と別個に設けたことにより、現在パケット転送用FIFOバッファ312にあるパケットデータを最初に空にすることなく、パケット転送の途中でより高い優先度のキャッシュおよびダイレクト外部アクセスリクエストをサービスすることが可能となっている。50

【0250】転送コントローラ80はオンチップメモリにマッピングされる4つの、ユーザーがアクセス可能なレジスタを有する。これらレジスタはロードおよび記憶インストラクションによりマスタプロセッサ60によってアクセス可能である。これらレジスタはデジタル画像/グラフィックプロセッサ71、72、73、74に対してはアクセスできない。表12はこれらレジスタをリストアップしたものである。

【0251】 【表12】

764523
REFCNTL PTMIN PTMAX FLTSTS

起 12

【0252】REFCNTLレジスタは、システムのD RAMリフレツシュサイクルを制御するのに使用される 2つの16ピットの値を含む。16ピットREFRAT Eフィールド (ピット15~0) は、DRAMリフレッ シュサイクルを発生するインターバルを決定する。RE FRATEにおける値は、各リフレッシュリクエストの 間に生じるマルチプロセッサ集積回路100のクロック サイクル数を示す。REFRATEにおける32(16 進数0020)未満の値は、DRAMリフレッシュをデ ィスエープルする。REFRATEフィールドはリセッ ト時に32(16進数0020)にセットされる。DR AMリフレッシュ中、16ピットの疑似アドレスが外部 アドレスバス上に出力され、リフレッシュバンクデコー ディングまたはRAS'だけのリフレッシュとともに使 用される。16ピットRPARLDフィールド(ピット 31~16) は、リフレッシュサイクル中に出力される 最大値を含む。現在のリフレッシュアドレスのトラック を維持するのに、リフレッシュアドレスカウンタが使用 される。このカウンタはリフレッシュサイクルが起きる たびにデクリメントされ、このカウンタが0に達する と、RPARLDにおける値が再ロードされる。RPA RLDフィールドはリセット時に16進数0FFFFに セットされる。

40 【0253】パケット転送用最小レジスタPTMIN5 11およびパケット転送用最大レジスタPTMAX51 2は、パケット転送の作動時間を制御するようになって いる。これらレジスタは、図31に示されており、以 下、更に説明する。パケット転送用最小レジスタPTM IN511は、より高い優先度のパケット転送によって パケット転送をインタラプトできる前に、転送コントロ ーラ80によってパケット転送のサービスを行わなけれ ばならないクロックサイクルの最小数を記憶する。好ま しい実施例では、パケット転送用最小レジスタPTMI 50 N511の24の最小位のビットしか実行されない。よ り高い位のピットからの読み出しは、常に0に復帰し、 * これらピットへの書き込みは全く効果がない。リセット時にパケット転送用最小レジスタPTMIN511には16進数10000(64Kサイクル)がロードされる。パケット転送用最大レジスタPTMAX512は、タイムアウト前にパケット転送用最小レジスタPTMIN511により指定される時間の後にパケット転送を続けることができる最大時間を決定する。本実施例では、パケット転送用最大レジスタPTMAX512は24の最小位のピットを実行する。より高い位のピットからの10読み出しは0に復帰し、これらピットへの書き込みは何らの効果もない。従ってPTMINサイクルの後により高い優先度のパケット転送によりパケット転送をインタラプトでき、PTMIN+PTMAXサイクルの後に同じ優先度の別のパケット転送を実行するため、このパケ*

*ット転送を一時中断できる。より高い優先度のパケット 転送のため、あるパケット転送を一時中断できるとき、 パケット転送用最大レジスタPTMAX512内に記憶 された値は、影響しない。リセット時にPTMAXに16進数の値10000(16Kサイクル)がロードされる。

【0254】パケット転送またはデジタル画像/グラフィックプロセッサ71、72、73、74のインストラクションキャッシュフィルサイクルまたはダイレクト外部アクセスサイクル中にフォールトが生じたことを表示するステータスピットを含む。表13は、FLTSTSレジスタ上の特定のビットの意味を示す。

【0255】 【表13】

FLTSTS E, F	名称	機能
310 3228 227 854 2221 2221 117 100	DIGPC7 DIGPC5 DIGPC3 DIGPC2 DIGPC1 DIGPC0 DIGP7 DIGP7 DIGP7 DIGP8 DIGP8 DIGP2 DIGP0 M	保留予約 保留予約 保留予約 保留予約 DIGP3キャッシュ/DEAフォールト DIGP3キャッシュ/DEAフォールト DIGP1キャッシュ/DBAフォールト 保留予約 保留予約 保留予約 DIGP3パケット転送フォールト DIGP2パケット転送フォールト DIGP1パケット転送フォールト DIGP1パケット転送フォールト DIGP1パケット転送フォールト

表13

【0256】転送コントローラ80は、所定のメモリフ オールトの検出に基づき、FLTSTSレジスタの個々 のピットをセットする。マスタプロセッサ60のリクエ ストしたパケット転送中にフォールトが生じると、Mビ ット(ビット0)は1にセットされる。ビット19~1 6はデジタル両像/グラフィックプロセッサ71、7 2、73、74によってリクエストされるパケット転送 フォールトを表示するのに使用される。DIGP3(ビ ット19) は、デジタル画像/グラフィックプロセッサ 40 74のパケット転送フォールトを表示し、DIGP2 (ピット18) はデジタル画像/グラフィックプロセッ サ73のパケット転送フォールトを表示し、DIGP1 (ピット17) はデジタル画像/グラフィックプロセッ サ72のパケット転送フォールトを表示し、DIGPO (ピット16) はデジタル画像/グラフィックプロセッ サ71のパケット転送フォールトを表示する。8つのデ ジタル画像/グラフィックプロセッサを含む実施例で、 パケット転送フォールトをレポートするのにピット23 ~20が保留される。対応するデジタル画像/グラフィ 50

ックプロセッサによりリクエストされるパケット転送中 にフォールトが生じると、これらピットの各々が1にセ ットされる。

【0257】DIGPC3ピット(ピット27) は、キ ャッシュフィルまたはデジタル画像/グラフィックプロ セッサ74によりリクエストされるダイレクト外部アク セスオペレーション中にフォールトが生じると1にセッ トされ、同様に、DIGPC2ピット(ピット26)に おける1は、キャッシュフィルまたはデジタル画像/グ ラフィックプロセッサ73によりリクエストされるダイ レクト外部アクセスオペレーション中のフォールトを表 示する。DIGPC1ピット (ピット25) における1 は、キャッシュフィルまたはデジタル画像/グラフィッ クプロセッサ72によりリクエストされるダイレクト外 部アクセスオペレーション中のフォールトを表示する。 DIGPCOピット(ピット24)における1は、キャ ッシュフィルまたはデジタル画像/グラフィックプロセ ッサ71によりリクエストされるダイレクト外部アクセ スオペレーション中のフォールトを表示する。8つのデ

ジタル画像/グラフィックプロセッサを使用する実施例では、付加的デジタル画像/グラフィックプロセッサによりリクエストされるキャッシュフィルまたはダイレクト外部アクセスオペレーションを表示するのに、ビット31~28が保留される。

【0258】M、DIGP3~0、またはDIGP3~0ビットのうちのいずれかをセットすると、マスタプロセッサ60がインタラプトされる。セットされているFLTSTSビットをクリアすると、関連するパケット転送、キャッシュフィルまたは外部アクセスが再スケージ10ュール化される。適当なビットに1を書き込むと、FLTSTSビットがクリアされ、1つのビットに0を書き込んでも何の効果もない。

【0259】マスタプロセッサ60のレジスタは、スコアボード化されているので、フォールトを生じたダイレクト外部アクセスリクエストは必ずしもこのプロセッサのインストラクションパイプラインを停止するわけではない。マスタプロセッサ60はデータアクセスの別の試みを行う場合に限り、ダイレクト外部アクセス記憶装置のフォールトにより停止する。フォールトの生じたダイレクト外部アクセスによりロードされるレジスタを使用する試みをなす場合に、マスタプロセッサ60を停止させる。デジタル画像/グラフィックプロセッサ71、72、73または74によりリクエストされるフォールトの生じたダイレクト外部アクセスは、リクエストされたダイレクト外部アクセスが完了するまでに、常にリクエスト中のプロセッサを停止させる。

【0260】パケット転送はメモリのうちの2つの領域 間でのデータのブロック転送である。ソース(Src) メモリエリアから宛て先 (Dst) メモリエリアまで、 転送コントローラ80によってデータが転送される。ソ ースおよび宛て先エリアは、オンチップまたはオフチッ プメモリのいずれでもよい。パケット転送は、転送コン トローラ80への領域としてマスタプロセッサ60また はデジタル画像/グラフィックプロセッサ71、72、 73、74のうちの1つによって開始される。転送コン トローラ80は、図6および7に示すように、リクエス ト待ち行列化および優先度決定ロジック303により、 固定された優先度決定方法およびラウンドロビン優先度 40 **決定方法を用いてリクエストをサービスする。一つのプ** ロセッサがリクエストを送信すると、このプロセッサは プロセッサの実行を続けることができる。パケット転送 はプロセッササイクルを追加することなく、転送コント ローラ80によって完了される。パケット転送は、異な る優先度レベルに基づいて送信できるので、より高い優 先度の転送は低い方の優先度の転送をインタラプトでき る。このようなことが生じると、優先度の低い方の転送 は転送コントローラ80によって一時中断され、転送内 の現在位置が制御される。より高い優先度の転送が完了 50

すると、インタラプトされたポイントで一時中断された 転送が自動的に再開される。

【0261】パケット転送の理解を容易とするため、パ ケット転送を説明するのに用いる用語の簡単な定義を順 に説明する。ラインとはメモリにおける多数の隣接する バイトのことであり、パッチとは開始アドレスが等距離 離間しているライングループのことであり、パケットと はパッチの組であり、ピッチとは2つのライン間または 2つのパッチの開始点の間のアドレスの差であり、パラ メータテーブルとはデータのパケットおよびどのように ソースから宛て先に移動すべきかを記述するパラメータ の、8ダブルワード長の組であり、リンクされたリスト とはパラメータテーブルの組であり、テーブルの各々は リスト内の次のテーブルをポイントするものである。ガ イドテーブルとは、パケット転送における個々のパッチ を記述するパラメータのテーブルであり、ソース転送と は、ソースメモリ位置からのデータの転送のことであ り、宛て先転送とは、宛て先メモリ位置へのデータの転 送のことである。

【0262】各プロセッサは関連するパラメータメモリを有し、転送コントローラがプロセッサからのパケット転送リクエストにサービスする際、転送コントローラ80が使用するため、関連するパラメータメモリ内に多数の位置が別個にセットされている。図15にはこれらエリアが示されている。転送コントローラ80により使用されるパラメータメモリエリアは、転送コントローラ80により使用されるパラメータメモリエリアは、転送コントローラ80によりではない。しかしながら、これら位置に入れられるデータはパケット転送オペレーション中、転送コントローラ80によってオーバーライトされる可能性があることを知っておく必要が、これら位置に書き込みを行ってはならない。その理由は、このような書き込みによってパケット転送またはそのデータが破壊されるからである。

【0263】プロセッサがパケット転送を初期化するた めのプロセス、方法またはシーケンスの一例は次のとお りである。対応するパラメータメモリ内にパケット転送 パラメータテーブルを作成する。必要であれば、オンチ ップメモリ内にパケット転送用ガイドテーブルを作成す る。ガイドテーブルの性質については後に更に説明す る。第1パラメータテーブルの開始点をポイントするよ うに、パラメータメモリ内のリンクされたリストの開始 アドレスをセットする。図15は、このリンクされたリ ストの開始アドレスを記憶すべき対応するパラメータメ モリ内の位置を示す。マスタプロセッサ60に対し、こ のリンクされたリストの開始アドレスは、16進数01 0100FCから16進数010100FFのアドレス に記憶しなければならない。デジタル両像/グラフィッ クプロセッサ71、72、73、74に対しては、この ようなリンクされたリストの開始アドレスは16進数0

40

100#0FC~16進数0100#0FF(ここで# はデジタル画像/グラフィックプロセッサの数である) のアドレスに記憶しなければならない。次に適当なパケ ット転送優先ピットおよびPピットをセットして、転送 コントローラ80にリクエストを送る。マスタプロセッ サ60のためのPKTREQ制御レジスタ内およびデジ タル画像/グラフィックプロセッサ71、72、73、 74のCOMMレジスタ内に、これらピットが位置す る。転送コントローラ80は、これらレジスタのステー タスを検出し、図6および7に示された優先度に従って 10 パケット転送リクエストのサービスをする。

【0264】パケット転送リクエストはリンクされたリ スト構造のように送られる。リンクされたリストは単に パケット転送パラメータテーブルの集合であり、ここで は各パケット転送は、リスト上の次の入力の入力ポイン トに対するポインタを含む。パケット転送はオンチップ またはオフチップメモリ上で作動できるが、パラメータ テープル自体のリンクされたリストはオンチップメモリ に記憶しなければならない。各プロセッサはメモリに記 憶された多数のリンクされたリストを有することができ 20 るが、一時にそのうちの一つしかアクティブになれな い。リクエスト中のプロセッサのパラメータメモリ内の 専用のリンクされたリストの開始アドレス位置に、アク ティブなリンクされたリストの開始点が記憶される。リ ンクされたリスト内の各入力パラメータテーブルは、リ スト上の次の入力の位置に対するポインタを含む。リス トの終了部はパケット転送パラメータテーブルのパケッ 卜転送オプションフィールド内のストップビットによっ てマークされているので、リスト内の最終入力は、いず れの位置もポイントできる。

【0265】図16は、簡単なリンクされたリスト構造 を示す。このリストは2つのパケット転送パラメータテ ープルを含む。リスト開始ポインタは、第1パケット転 送パラメータテーブルの開始アドレスを記憶し、第1パ ケット転送パラメータテーブル内の第1データは、第2 の、すなわち本例では最終のパケット転送パラメータテ ーブルのアドレス内にある。本例は、2つのパケット転 送パラメータテーブルしか含まないが、リンクされたリ ストは、オンチップメモリに合わせるよう、できるだけ 長くすることができる。

【0266】あるプロセッサがPビットをセットするこ とによりパケット転送を送った場合、転送コントローラ 80は対応するプロセッサのQビットをセットすること によって応答する。このことは、そのプロセッサのリン クされたリストがパケットコントローラ80内に待ち行 列状になっていることを表示する。パケット転送優先レ ベルに適当なラウンドロビントークンがリクエスト中の プロセッサに達すると、転送コントローラ80はリクエ ストのサービスをアクティブに開始する。転送コントロ

リ内のリンクされたリストの開始位置を読み出す。転送 コントローラ80は第1パケット転送パラメータテープ ルの内容を、そのソースマシン320および宛て先マシ ン340内のレジスタに読み出す。次に転送コントロー ラ80はソースマシン320および宛て先マシン340 を使用して、パラメータテーブル内に表示されたように データを転送する。パケット転送が完了すると、転送コ ントローラ80はリンクされたリスト内の次のアドレス と共に、パラメータメモリ内のリンクされたリストの開 始アドレスを更新する。このアドレスは、ちょうど完了 したパケット転送パラメータテーブルの第1入力から読 み出される。転送コントローラは次に、リンクされたリ スト上の最後の入力に達するまで、この手順を繰り返

【0267】本明細魯に述べたパケット転送デバイス、 プロセスおよび方法は、データの移動のフレキシピリテ ィを最大にできるよう、多数の異なるフォーマットおよ びオプションを提供するものである。これらフォーマッ トを検討する際、パケット転送のソース転送と宛て先転 送とは互いに独立していることに留意することが重要で ある。これにより読み出し時のフォーマットと完全に異 なるフォーマットを利用してパケットデータを書き込む ことができ、これにより任意の数のスプレッド機能また はマージ機能を自動的に達成できる。これら2つの基本 的パケット転送フォーマットは、次元が決定され、ガイ ドされている。これらフォーマットはソース転送または ソース転送を記述しているかまたは宛て先転送を記述し ているかに応じて、どのようにデータを読み出すか、ま たは書き込むかを決定できる。ソース転送と宛て先転送 に対して異なるフォーマットを規定することが可能であ ることに留意されたい。

【0268】次元の定められた転送は、最もシンプルな タイプであるが、最も硬直したタイプでもある。このよ うな次元の定められた転送はデータパイトの簡単な隣接 するリニアシーケンスでもよいし、または多数のかかる 領域から構成できるソースまたは宛て先を記述する。ア ドレス指定機構は三次元までのアレイの指定を可能とす る。この機構は、単一パケット転送による多数の二次元 状パッチの転送を可能とする。第1またはA次元に沿う データは、常に1バイトだけ離れている。第2すなわち B次元および第3すなわちC次元に沿う間隔は任意であ るが、パッチ全体に対して固定されている。宛て先次元 が完了すると、転送が完了する。

【0269】図17は、次元の定められた転送がどのよ うにソースメモリまたは宛て先メモリにアクセスするか の例を示している。この図は3ラインの2パッチから成 るパケットを示しており、各パッチは512個の隣接す る8ピットピクセルから成る。例えば2つのデジタル画 像/グラフィックプロセッサ71、72、73、74が ーラ80がリクエスト中のプロセッサのパラメータメモ 50 3×3の畳み込み(各々はラインのパッチの1つに作用

する)を実行しようとしている場合、これが必要となり 得る。第1パッチ(PQR)は、デジタル画像/グラフ ィックプロセッサ71と関連するデータメモリ22に転 送すべきデータを示し、第2パッチ (STU) データは デジタル画像/グラフィックプロセッサ72に関連する データメモリ27に転送すべきデータを示す。本例はソ ースメモリエリアから転送コントローラ80がデータを どのように読み出すべきかを指定しているので、ソース 転送を示していることになる。データパケットは、次の パラメータ、すなわちAカウント、Bカウント、Cカウ 10 ント、開始アドレス、BピッチおよびCピッチによって 特定される。Aカウントとは、第1次元内の隣接するデ ータバイトの数であり、図17の例ではこの数は512 である。Bカウントとは、パッチを形成する工程の数ま たは1未満のライン数である。図12はBカウントが2 である場合を示す。Cカウントは1未満のパケットを形 成するためのパッチ工程の数である。図17はCカウン ト数が1である場合を示す。開始アドレスとは、パケッ トの開始点のリニアアドレスである。このアドレスはP と表示されるバイトのアドレスである。Bピッチとは第 20 2次元のリニアピッチのことである。すなわちバイトP とQとのアドレスの差またはバイトQとRとのアドレス の差である。Cピッチとは第3次元のリニアピッチ、す なわちパイトPとSとのアドレスの差のことである。ソ ース転送および宛て先転送のいずれも、このように定義 できるが、ソースと宛て先の形状を全く異なるようにで きるように、パラメータは独立したものである。

【0270】次元の定められた転送のすべての次元をアクティブにする必要はない。Bカウントおよび/またはCカウントを0にセットすることにより、転送を個々のバイト、ピクセルの倍数バイト、ラインまたはパッチに限定できる。0のAカウント値は転送されるデータを0にするので、エラーを発生し得る。

【0271】ガイド転送とは次元アドレスのシーケンス をパケット転送パラメータ内の値のみから計算するので はなく、オンチップメモリ内のテーブルからガイドする 転送のことである。これらのオペレーションは次元の定 められた転送よりも複雑であるが、よりフレキシブルで ある。ガイド転送には2つのクラス、すなわち固定パッ チ転送と可変パッチ転送とがある。固定パッチガイド転 40 送は次元の定められた転送の場合のようにパケット転送 パラメータ内に記述された第1次元および第2次元を有 するが、第3次元はオンチップガイドテーブル内のエン トリーからガイドされる。可変パッチガイドテーブルで はガイドテーブルは各パッチに対しA次元およびB次元 のサイズも決定する。いずれの形態でも、2つの1次元 は次元の定められたテーブルと同じようにアクティブで ある。従つて各ガイドテープルエントリーが2つの第1 次元のサイズに従って個々のバイト、倍数バイトの個々 のピクセル、ラインまたは2次元パッチを移動できる。

これによりルックアップテーブルによるライン描きまた はデータ処理の際に生じるような多数のイレギュラーな オペレーションが可能となる。

【0272】特に表示しない限り、ガイド転送について の次の記載における情報は、ソース転送および宛て先転 送の双方にも同じように当てはまる。ガイドテーブルは 単なるエントリーのプロックであり、これは転送のタイ プに応じて32ビットまたは64ビットとなり得る。こ のガイドテーブルは、オンチップメモリ内に位置してい なければならない。ガイドテーブルは固定パッチ転送に 対しては、32ビットワードのアドレスに整列していな ければならず、可変パッチ転送に対しては64ピットの ダブルワードアドレスに整列していなければならない。 ガイドテーブルが含むガイドテーブルの開始アドレスお よびエントリーの数は、対応するパケット転送パラメー タテーブル内に表示される。各ガイドテーブルエントリ ーはパケット転送内の2次元パッチに対応しており、転 送コントローラ80がパケット転送サービスをする際、 このコントローラはパケット転送内の次のパッチの処理 をするのに必要なように、ガイドテーブルエントリーを 一つずつフェッチする。ガイドテーブルエントリーの詳 細については、下記のガイド転送の詳細な説明で述べ る。

【0273】固定パッチガイド転送は、32ビットエントリーを含むオンチップガイドテーブルを使用する。このテーブルは、ワード整列されていなければならないので、テーブルのエントリーアドレスの最小位の2つのビットは00でなければならない。各エントリーは3次元の転送のためのアドレスを計算するのに使用される情報を含む。固定パッチ転送は3つのタイプがある。すなわち固定パッチデルタガイド転送、固定パッチオフセット転送および固定パッチオフセットガイドルックアップテーブル転送がある。これらタイプについては、下記により詳細に説明する。

【0274】固定パッチデルタガイド転送に対し、ガイドテーブルは現在のパッチの開始アドレスを形成するのに、先の2次元パッチの開始アドレスに追加すべき32ビットのデルタ値を含む。パッチサイズはAカウントおよびBカウントパケット転送パラメータによって固定され、定義される。

【0275】図18に、固定パッチデルタガイドパケット転送のプロセスおよび方法の一例が示されている。ここで、第1パッチすなわちパッチAの開始アドレスを形成するため、パケット転送パラメータ内に示された開始アドレスに値デルタAが加算される。この開始アドレスは最終パッチ開始レジスタ403に記憶され、パッチBの開始アドレスを形成するのに最終パッチ開始点403に記憶されたパッチAの開始アドレスに、デルタBが加算され、同様に、その後同じような加算が行われる。こで加算値は次のパッチの開始アドレスのベースを形成

するよう、最終パッチ開始レジスタ403に常時記憶されることに留意されたい。図18に示すように、テーブルポインタ501は、ガイドテーブル502内の次のエントリーをポイントするように、各パッチの後に4パイトだけインクリメントされる。多数のエントリーカウンタ503には、最初パケット転送パラメータテーブルからのエントリー値の数がロードされており、エントリーカウンタ503の数は各パッチの後で一つだけデクリメントされる。エントリー各503の数が0に達するとパケット転送が終了する。

【0276】固定パッチオフセットガイドパケット転送は、ガイドテーブル502を使用し、このテーブル50 2は各パッチの開始アドレスを形成するため、パケット 転送パラメータ内に示されるベースアドレスに加算すべき32ピットの値を含む。パッチサイズはAカウントおよびCカウントパケット転送パラメータにより固定され、定義される。

【0277】図19は固定パッチオフセットガイドパケ ット転送のためのアドレス指定機構プロセスおよび方法 を示す。ガイドテーブル502における第1エントリー からの値デルタAは、パッチAの開始アドレスを形成す るため、パケット転送パラメータテーブルに特定され、 ベースアドレスレジスタ505に記憶されたベースアド レスに加算される。次に、パッチBの開始アドレスを形 成するよう、ベースアドレスレジスタ505内に記憶さ れたアドレスにデルタBが加算され、ガイドテーブル5 02内の最終エントリーまでに同様な加算が行われる。 ここで、パケット転送パラメータテーブル内に特定され たベースアドレスが0になると、ガイドテーブル502 は絶対アドレスを指定する。デルタガイド転送の場合と 同じように、テーブルポインタ501は現在のガイドテ ープルエントリーをポイントし、エントリーカウンタ5 03の数は実行するパッチの数をトラッキングする。

【0278】ガイドテーブル502は、固定パッチオフ セットガイドルックアップテーブルパケット転送に対 し、32ピットのオフセット値を含む。この値はオフセ ットレジスタ506内で0フィルの状態で0、1、2ま たは3ピットだけ左にシフトしペースアドレスレジスタ 505内に記憶されたアドレスに加算されるべきもので ある。ベースアドレスレジスタ505に記憶されたベー 40 スアドレスは、パケット転送パラメータに示されてお り、これによりルックアップテーブルのデータサイズと 独立したルックアップテーブルのオペレーションのため に転送を利用できる。固定パッチオフセットガイドルッ クアップテーブルフォーマットは、ソース転送に対して 使用できるだけである。シフト量はパケット転送パラメ **ータのAカウントフィールドのピット1~3のうちの最** も左側のピットの位置によって表示されている。ピット 3のうちの1は、左にシフトされた3つの場所を示し、 ピット2は2つの場所を示し、ピット1は1つの場所を 50

示す。ビット1~3の中に1がない場合は、0シフトを示す。このような左シフトにより、8、16、32および64ビットのサポートが可能となる。ルックアップテーブル転送のためのパッチサイズは、固定された1次元であり、1、2、4または8パイトにセットされる。【0279】図20は、固定パッチオフセットガイドルックアップテーブルパケット転送のためのアドレス計算の一例を示す。ここでオフセットAはAカウントフィー

ックアップテーブルパケット転送のためのアドレス計算 の一例を示す。ここでオフセットAはAカウントフィー ルド内の値によって示されるようなルックアップテープ・ ルのデータサイズに従って、0、1、2または3ピット だけ左にシフトされる。オフセットレジスタ505内の このようなシフトされたアドレスは、パッチAの開始ア ドレスを形成するため、ベースアドレスレジスタ505 内に記憶されたベースアドレスに加算される。次に、オ フセットB値がシフトされ、ベースアドレスレジスタ5 05内のベースアドレスに加算され、パッチBの開始ア ドレスを形成し、同様な操作が次々に実行される。ガイ ドテーブル502からオフセット値がロードされる際に シフトが行われる。先の実施例で述べたように、テーブ ルポインタ501およびエントリーレジスタ503の数 では、ガイドテーブル502内の現在位置およびパッチの 数のトラッキングを維持する。

【0280】可変パッチガイド転送は、パケット転送パラメータ内でなく、ガイドテーブル内のすべてのパッチサイズ情報を特定する。これによりパケット転送はアルタガイドまたはオフセットガイドのいずれでもよい。ガイドテーブルは可変ガイドパッチ転送に対し64ビットのダブルワードエントリーから成る。図21にガイドのグブルワードエントリーから成る。図21にガイドーブル用の小エンディアンフォーマットが示されている。ダブルワードの下方の半分は第1の2つの次元に対するAカウント値およびBカウント値を含む。と方の32ビットがAカウント値およびBカウントでは、上方の32ビットがAカウント値およびBカウント値を含む。下方の32ビットがオフセットまたはデルタを含む。下方の32ビットがオフセットまたはデルタを含む。

【0281】32ビットの書き込みを用いることにより、エンディアンフォーマットから独立したガイドテーブルを作成するためのソフトウェアが適当に与えられる。AおよびBカウントはワード1のアドレスに現れ、オフセット/デルタアドレスはワード0のアドレスに現れる。ここでワード1はワード0よりも大きいアドレスに現れる。ここでワード1はワード0よりも大きいアドレスに現れる。ここでワード1はワード0よりも大きいアドレスに現れる。ここでワード1はワード0よりも大きいアドレストローラ80は64ビットのアクセス中に一時に双方の32ビットワードをアクセスし、そのとき選択されているエンディアンモードに従って正しい内部オペレーションをするのに必要なワードで、このとき選択されているエンディアンモードに従って正しい内部オペレーションをするのに必要なワードに整列すべきである。すなわちバイトアドレスの3つの最小位ビットを000とし

なければならない。

【0282】図23は、可変パッチのデルタガイドパケ ット転送の一例を示す。可変パッチデルタガイドパケッ ト転送に対し、ガイドテーブルエントリーの第1ワード は、最後のパッチ開始レジスタ504内に記憶された先 のパッチの開始アドレスに加算すべき32ピットのデル タ量を含む。パケット転送パラメータには第1パッチの ための開始アドレスが示されている。パッチサイズは可 変であり、各ガイドテーブルエントリーの第2ワード内 に指定される。ここで、パッチWの開始アドレスを形成 10 するのに、パケット転送パラメータ内に特定された開始 アドレスにデルタWが加算される。Aカウントは第1次 元のバイトの数の長さを決定し、Bカウントは第2次元 のサイズ (これはライン-1の数である) を決定する。 次にパッチXの開始アドレスを発生するよう、最終パッ チ開始レジスタ504内に記憶されたパッチW開始アド レスにデルタXが加算される。先に固定パッチ転送の場 合に述べたように、テーブルポインタ501およびエン トリーカウンタ503の数は、ガイドテーブル502内 の位置のトラッキングを維持する。各ガイドテーブルエ 20 ントリーは、64ビットすなわち8パイトであるので、 テーブルポインタ501は、8パイトよりも大きいアド レスをポイントするようにインクリメントされる。

【0283】図24には、可変パッチオフセットガイド パケット転送の一例が示されている。可変パッチオフセ ットガイドパケット転送のための各ガイドテーブルエン トリーの1ワードは、32ピットオフセット値を含む。 この32ビットのオフセット値は、各パッチの開始アド レスを計算するよう、ベースアドレスレジスタ505内 に記憶されたベースアドレスに加算される。このベース アドレスはパケット転送パラメータ内で特定される。パ ッチサイズは可変であり、各ガイドテーブルエントリー の他方の半分内に特定される。パッチWの開始アドレス を発生するように、ベースアドレスレジスタ505内に 記憶されているペースアドレスに、アドレスWの値が加 算される。Aカウント値およびBカウント値はパッチの サイズを決定する。パッチXのための開始アドレスを得 るよう、ベースアドレスレジスタ505内に記憶された 下のベースアドレスにオフセットXが加算される。テー ブルポインタ501およびエントリーカウンタ503の 40 数は、ガイドテーブル502内の位置のトラッキングを 維持しながらテーブルポインタ501が8だけインクリ メントされる。

【0284】ルックアップテーブルパケット転送に類似 送用であり、他方は宛てがする、値でフィルする(fill-with-valu 合、1つのコンテクストできるにすぎない。この値でフィルするパケット転送は実際には い。これらのケースではフィースメモリからデータを転送するのではなく、むしろ パケット転送パラメータ内にソースの値を特定するよう ストアップしたものであるになっている。2つの32ビットフィールド、最大位の 50 について詳細に説明する。

フィル値のワードおよび最小位のフィル値のワードが、 宛て先メモリを満たすのに使用される64ビットの値を 特定する。フィルパターンが64ビット未満であれば、 最小値のフィル値のワードおよび最大位のフィル値のワ ードにわたって、このパターンを再現しなければならな い。フィル値では整列オペレーションが実行されず、宛 て先ダブルワードに書き込まれるパイトはフィル値のダ ブルワードからの対応するバイトとなっている。値でフ ィルするパケット転送に対して、ソース開始アドレスま たはソース次元カウントは特定されない。パケット転送 ・のサイズは宛て先転送パラメータによって決定される。 【0285】種々の転送フォーマットによりソース転送 と宛て先転送の多数の組み合わせが可能となっている。 これら組み合わせを特定するため、パケット転送パラメ ータテーブル内のパラメータのフォーマットは、必要な ソース転送および宛て先転送のタイプに応じて変わる。 パラメータテーブルの内容の説明を補助するため、図2 5~29に種々の可能なパラメータの例が示されてい

【0286】パケット転送パラメータテーブルは、オン チップメモリすなわちマスタプロセッサ60のパラメー゛ タメモリ15、デジタル画像/グラフィックプロセッサ 71、72、73、74のパラメータメモリ25、3 0、35または40、もしくは、デジタル画像/グラフ ィックプロセッサ71、72、73、74のデータメモ 122, 23, 24, 27, 28, 29, 32, 33, 34、37、38または39内にあることが好ましい。 パケット転送パラメータテーブルは、整列された64バ イトでなければならない。すなわち6つの最小位アドレ スピットが000000となる。どのメモリがこのテー ブルを含むかについては、制限はない。従ってマスタプ ロセッサ60はデジタル画像/グラフィックプロセッサ 71に対応するパラメータメモリ25にあるパラメータ テープルを使用することができる。リクエスト中のプロ セッサはパケット転送リクエストを送る前に自己のパラ メータメモリ内のリンクされたリストの開始アドレス位 置に適当な開始アドレスを入れるだけである。

【0287】図25~28に関連して、次の章はパケット転送パラメータ内の種々のフィールドについて述べる。PTによって表示されるパケット転送パラメータの開始アドレスに対する各フィールドのアドレスは、フィールドが有効な転送タイプと同じように示される。多くの場合、2つの同じフィールドがあり、1つはソース転送用であり、他方は宛て先転送用である。これらの場合、1つのコンテクストでフィールドの記述が示される。あるフィールドは、転送のタイプに応じて使用しない。これらのケースではフィールドはプログラムしないままにできる。表14は可能なオプションのすべてをリストアップしたものである。以下、これらのオプションについて詳細に説明する

[0288]

* *【表14】

オペレーション	教送え	· 完定是
大元の定められた転送 固定パッチデルタガイド転送 固定パッチオフセットガイドLUT 可変パッチオフセットガイドLUT 可変パッチオフセットがイド転送 可変パッチオフセットがイド転送 が成れす転送 トランスペアレント固定パッチデルタガイド転送 トランスペアレント固定パッチオフタガイド転送 トランスペアレント可変パッチオフタガイド転送 トランスペアレント可変パッチオフタガイド転送 トランスペアレント可変パッチオフセットガイド転送	yes yes yes yes yes yes yes yes yes	yes yes no yes yes no no no
プロック普色込み	no .	y e s

表14

【0289】パケット転送パラメータ内の第1データワ ードは、次のパラメータテーブルの次のパケット転送開 始アドレスである。このワードはすべてのパケット転送 タイプに存在し、パケット転送用のリンクされたリスト 上の次のエントリーの開始点に対する32ビットのポイ ンタである。このワードは64パイトの整列したオンチ ップアドレスをポイントするので、このアドレスの6つ 20 の最小位のビットは000000とならなければならな い。パケット転送用オプションフィールド内の停止ビッ トは、リンクされたリストを終了させるのに使用される ので、リンクされたリストの最終エントリーは、次の特 別なアドレスエントリーを必要としない。パケット転送 が成功裏に終了するときはいつも、リクエスト中のプロ セッサのパラメータメモリ内のリンクされたリストの開 始アドレス位置に、次のパケット転送エントリーアドレ スワード内の値が書き込まれる。これによりポインタは 次のパケット転送に自動的に進む。このポインタは、リ ンクされたリストに実行を休止するのに停止ビットが使 用される場合に、このポインタがリンクされたリストが イネーブルされた際にリンクされたリスト上の次のパケ ット転送をポイントするように、リンクされたリスト上 の最終パケットが完了した後にも、更新される。

【0290】第2ワードは、パケット転送オプションフィールドとなっている。これはPT+4に位置する。このパケット転送オプションフィールドは、データを転送する方法で種々のオプションを指定するようにすべてのパケット転送タイプで使用される。以下、このパケット転送オプションフィールドについて詳細に説明する。

【0291】次元が定められたパケット転送およびデルタガイドパケット転送で使用される第3および第4データワードは、ソースおよび宛て先開始アドレスとなっている。PT+8にはソース開始アドレスがあり、PT+12には宛て先アドレスがある。これらフィールドは次元の定められたパケット転送およびデルタガイドパケット転送で使用される。次元の定められたパケット転送に対し、各々はソースまたは宛て先のための開始パイトアドレスを表示する32ビットのワードであり、デルタガ50

イド転送に対し、各々はソースまたは宛て先転送のため に第1デルタオフセット値を加算する開始アドレスを示 す。

【0292】オフセットガイドパケット転送で使用される第3および第4データワードは、PT+8にはソース開始アドレスがあり、PT+12には宛て先アドレスがある。これらフィールドは、オフセットガイド転送モードを使用する際に、ソースおよび宛て先開始アドレスの場所をとる32ビットのオフセット値である。

【0293】第5および第6データワードは、ソースお よび宛て先のAおよびBカウントであり、PT+16パ イトにおける第5データワードはピット15~0にソー ス用のAカウントを有し、ビット31~16にソース用 のBカウントを有する。同様に、PT+20における第 6データワードは、ビット15~0に宛て先用Aカウン トを有し、ビット31~16に宛て先用Bカウントを有 する。このAカウントの16ビットフィールドは、次元 の決められた、すなわち固定パッチ転送のためのソース または宛て先の対応する第1次元において、転送すべき バイトの数を指定する。可変パッチガイド転送に関して は、Aカウントフィールドは使用されない。更に値でフ イルされたパケット転送に関してはソースAカウントは 使用されない。Bカウントの16ビットフィールドは、 次元の定められた、または固定されたパッチ転送用のソ ースまたは宛て先の対応する第2の次元で発生すべきス テップ数を特定する。これはライン-1の数に等しい。 従って0の値は第2の次元をディスエーブルし、その結 果パッチ当たり1本のラインしか転送しない。ソースB カウントは値でフィルされたパケット転送中には使用さ れない。

【0294】次元の定められたパケット転送内のPT+24およびPT+28に位置する第7および第8データワードは、それぞれソースCカウントおよび宛て先Cカウントである。これら32ピットのフィールドはソースまたは宛て先の第3次元におけるパッチ工程数を特定する。従って0の値は第3次元をディスエーブルし、一つのパッチしか転送しない。フィル転送に対してはソース

Cカウントフィールドを使用されない。

【0295】デルタまたはオフセットガイドパケット転 送における第7および第8データワードはエントリーの 数である。これらの32ビットフィールドにおける値 は、それぞれソースおよび宛て先のためのガイドテーブ ルのエントリーの数を指定する。従ってこれらフィール ドは、転送される情報のパッチ数を表示する。値が0で あればデータ転送は行われない。

93

【0296】PT+32およびPT+36には第9およ び第10データワードがある。次元の定められた固定パ ッチパケット転送では、これら32ビットのフィールド はソースおよび宛て先の第2次元のピッチを特定する。 このピッチの値はソースまたは宛て先ラインの開始アド レスに加算され、次のラインの開始アドレスを得る。対 応するBカウントフィールドにおける値は、Oである が、このフィールドはプログラムされない状態のままに できる。

【0297】PT+40およびPT+44にはそれぞれ 第11および第12データワードがある。次元の定めら れたパケット転送では、これら32ビットフィールドで は、ソースまたは宛て先の第3次元のピッチを特定す る。次のパッチの開始アドレスを得るのに、ソースまた は宛て先パッチの開始アドレスにこのピッチの値が加算 される。対応するCカウントフィールド内の値がOであ れば、このフィールドはプログラムされない状態のまま にできる。

【0298】デルタまたはオフセットガイド転送におい て、第11および第12データワードは、ガイドテーブ ルアドレスである。これらフィールドにはそれぞれのガ イドテーブル内の第1エントリーをポイントする整列さ れたアドレスがロードされる。これらデータワードの値で は、ガイドテーブルからエントリーが取り出されるたび に固定パッチ転送に対しては4だけ、または可変パッチ 転送に対しては8だけ自動インクリメントされる。これ らガイドテーブル開始アドレスは、固定パッチパケット 転送に対しては32ビットワードアドレスに対して整列 し、可変パッチパケット転送に対しては64ビットダブ ルワードアドレスに整列しなければならない。ガイドテ ーブルはオンチップメモリ内になければならず、いずれ、 かの条件が真でなければ、イリーガルなアドレスエラー 40 インタラプトが生じる。

【0299】第9および第11データワードは、値で満 たされたパケット転送において特別な用途がある。これ ら2つの32ビットフィールドは64ビットフィルパタ ーンを構成する。宛て先のダブルワードに書き込まれた バイトはフィル値のダブルワード内の対応するバイトか ら取り出される。従ってフィルパターンが64ビット未 満であれば、これら2つのデータワード内でデータ値を 繰り返さなければならない。値でフィルするパケット転 送に対し、このフィル値はソースに対してのみ可能であ 50 アレンシーワード1が記憶される。図26は、値でフィ

94

るが、他方、宛て先は次元の定めれられた、固定または 可変パッチのデルタまたはオフセットガイドにできる。 【0300】パケット転送がソーストランスペアレンシ ーを利用する場合、第13および第14データワードは トランスペアレンシー値をホールドする。この64ビッ トのダブルワードはPT+48で開始する。この64ビ ットフィールドはトランスペアレンシーを選択した場 合、比較すべき値を表示するのに使用される。パケット 転送オプションフィールドのパケットアクセスモードフ ィールドは、このフィールド内に含まれる値のトランス ペアレンシーサイズまたは数を表示する。宛て先ダブル ワードにすぐに書き込まれるバイトは、トランスペアレ ンシー値内の対応するバイトと比較され、一致が見つか ればバイトストロープが非アクティブにドライブされ る。ピクセルサイズが64ビット未満であれば、データ 値を再現しなければならない。このフィールドはブロッ クの書き込みを除くすべての非トランスペアレンシー転 送に対しては用いられない。ソーストランスペアレンシ 一値は、エンディアンモードにかかわらず、メモリに書 き込まれるのとまさに同じように、転送コントローラ8 0によって使用されるので、ワードスワップは生じな い。これは図25に示されている。パケット転送パラメ ータテーブル開始アドレスに続く48バイトをアドレス 指定するダブルワード書き込みとして常にこの値を書き 込むことにより、混乱を避けることができる。

【0301】パケット転送はプロック書き込みモードを 使用する場合、第3および第4データワードはカラーレ ジスタのデータをホールドする。64ビットのカラーレ ジスタフィールドはプロック書き込みサイクルの準備の 際にビデオランダムアクセスメモリ (VRAM) をロー ドするのに使用される値を含む。この値は、シミュレー トされたブロック書き込みを実行する際にも使用され る。転送コントローラ80はエンディアンモードにかか わらず、トランスペアレンシー値に関してこれまで述べ たのとまったく同じ態様で書き込まれるカラーレジスタ 値を使用する。これは図29に示されている。以下、こ のフィールドの使用について詳細に説明する。

【0302】パケット転送パラメータの最終ダブルワー ドを形成するPT+56で開始する第15および第16 データワードは、すべての転送モードに対してそのとき は使用されず、プログラムされない状態のままにでき る。これらデータワードはマルチプロセッサ集積回路1 00を未来パージョンで使用できる。

【0303】図25~29は、パケット転送パラメータ テーブルの少数の可能なフォーマットを示す。図25 は、ソーストランスペアレンシーを有するソースおよび 宛て先用の次元の定められたパケット転送用のパラメー タのテーブルの一例を示し、PT+48にトランスペア レンシーワードOが記憶され、PT+52にトランスペ

ルする宛て先用の次元の定められたパケット転送用パラ メータテーブルの一例を示す。PT+40にフィル値の 最大のピットが記憶される。PT+32にフィル値の最 小位のピットが記憶される。図27は、次元の定められ たソースおよび固定パッチガイド宛て先パケット転送用 のパラメータテーブルの一例を示す。 PT+12におけ るデータワードは、ベースアドレスを記憶し、PT+2 8におけるデータワードはガイドテーブル内のエントリ 一数を記憶し、PT+44におけるデータワードはガイ ドテーブルの開始アドレスを記憶する。図28は、次元 10 の定められたソースおよび可変パッチガイド宛て先パケ ットのためのパラメータテーブルの一例を示す。通常P T+22に記憶される宛て先AおよびBカウントはプロ グラムされないが、その理由は、これらカウントが宛て 先ガイドテーブルの一部であるからである。図29は、 次元の定められたプロック書き込みパケット転送用の一 例を示す。PT+48で開始するダブルワードは、カラ ーレジスタワード0および1を含むことに留意された W

【0304】パケット転送オプションフィールドはソースおよび宛て先転送のためにどんなフォームの転送を用いるかを選択し、現在のパケットがリンクされたリストを終了させるかどうかを決定する。更に特殊転送モード、パケット転送終了時の付加的アドレス計算の実行、次元アドレス計算の方向変化またはソース転送と宛て先*

* 転送の反転のような多数の付加的特徴の選択を可能にする。図30にパケット転送オプションフィールドのフォーマットが示されている。オプションフィールドにすべて0をロードすることにより、特殊アドレスモードを用いないで、ソースおよび宛て先で次元の定められた転送を利用するデフォールトパケット転送を行うことになる。

96

【0305】パケット転送オプションフィールドのビット1~0は、宛て先更新モードフィールドを形成する。これら2つのビットは、元のパケット転送パラメータテーブル内の宛て先開始アドレスが、パケット転送が完了した場合にどのように更新されるかを表示する。これらビットが0でなければ、パケット転送完了後に余分なアドレス計算を行う。パケット転送パラメータテーブルに指定された元の宛て先開始アドレス上にこの値が書き込まれる。これによりパケット転送を更に送ることが可能となり、オフ状態から続けることが可能となる。これは特に2つのメモリエリア間でピンポン操作するのに有効である。

【0306】表15に、宛て先更新モードがリストアップされている。下記のような宛て先反転アドレス指定ビットの反転宛て先Cまたは反転宛て先Bの一方がセットされると、加算よりも減算を行う。

【0307】 【表15】

	> t 0	発表先更新オペレーション
0	0	更新せず・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
0	1	宛て先転送内の最終ラインの開始アドレスにBピッチを加算(これより
1	0	現界 し、超米を発す先に答さ込む。 宛て先転送内の最終パッチの開始アドレスにCピッチを加ましても。
1	1	対象)し、結果を発された信含された。 宛て先标道内の最終ペッチの開始アドレスにCピッチを加算(これより 故事)し、その結果をPTパラメータテーブル内の宛式先および開始ア ドレスに告含込み、次にPTオプションフィールド内の反転完て先Cア ドレス指定ピットをトグリングする。

表15

【0308】宛て先更新モードは、使用中の最大次元の追加ステップを実行するのに使用できるが、他の有効なオペレーションも実行できる。転送は2次元だけにすることができたが、Cピッチを加えるよう、モード10も使用できる。これにより最終パケットに対し次の2次元パケットを位置させることができる。2つの1次元または2次元パッチ間で、例えばオンチップデータメモリ上でピンポン動作するパケット転送を再送信するのにモード11が特に有効である。完了時にパケット転送パラメータを更新するたびに、第3次元のアドレス指定方向が反転されるので、この方向はメモリエリア間で交互に変わる。

【0309】この機能は、主に次元の定められた転送と 50

共に使用することを意図するものである。この機能は、 ガイド転送で指定できるが、注意が必要である。ガイド 転送に対しては、宛て先Cピッチは宛て先ガイドテーブ ルポインタと置換されていることを思い出していただき たい。

【0310】パケット転送オプションフィールドのビット6~4は、宛て先転送モードフィールドを形成する。これら3つのビットは宛て先アドレス指定のためにどのフォームの転送を使用すべきかを表示する。ソース指定モードルックアップテーブルおよび値によるフィル操作は宛て先アドレス指定のために定義されていない(保留されている)。

0 (0311)

【表16】

ሆታነ 6 5 4	宛て先転送モード
0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 1	次元の定められた転送 保留 5 分 保留 7 5 う 保留 7 5 う 可変パッチデルタガイド転送 可変パッチオフセットガイド転送 固定パッチデルタガイド転送 固定パッチオフセットガイド転送

表16:

【0312】パケット転送オプションフィールドのピッ ト9~8は、ソース更新モードフィールドを形成する。

*反転ソースBがセットされる場合、加算よりも減算を実 行する。

98

[0313]

表17に、このソース更新モードが示されている。適当 なソース反転アドレス指定ビット、反転ソースCまたは*

【表17】

9	8	フース型耐オペレーション
0	0	更新せず
0	1	ソース転送内の最終ラインの開始アドレスにBピッチを加算 (これより 縁算) し、結果をソースに書き込む。
1	0	ソース転送内の最終パッチの頭蛇アドレスにCピッチを加算(これより 城算)し、結果をソースに書き込む。
1	1 .	ソースを送内の最終パッチの開始アドレスにCピッチを加算(これより 被算)し、その結果をアエバラメータテーブル内のソースおよび開始ア ドレスに書き込み、次にPTオプションフィールド内の反転ソースCア ドレス指定ピットをトグリングする。

【0314】これら2つのビットはパケット転送が完了 した際に元のパケット転送パラメータ内のソース開始ア ドレスをどの値で更新すべきかを表示する。これらピッ ドレス計算を実行する。次にパケット転送パラメータに 指定された元のソース開始アドレス上にこの値を書き込 む。これによりパケット転送を再び送ることができ、先 の時間に残っていた場所より続けることができる。この ような転送は、2つのメモリエリア間でピンポン操作す るのに特に有効である。これらモードは先に宛て先アド※ ※レスの発生で述べたように、操作アドレスの発生でも同 じような用途がある。

【0315】パケット転送オプションフィールドのビッ トが0でなければパケット転送完了後に追加的ソースア 30 ト14~12は、ソース転送モードフィールドを形成す る。これら3つのビットは、ソースアドレス指定のため どのフォームの転送を使用すべきかを表示する。表18 にこれらのコーディングを示す。

[0316]

【表18】

Ey F 14 13 12	ソース転送モード
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 1 1 1 0	次元の定められた転送 値でフィルする転送 保含 359 固定パッチオフセットガイドLUT 可変パッチデルタガイド転送 可変パッチオフセットガイド転送 固定パッチデルタガイド転送 固定パッチオフセットガイド転送

表18

【0317】パケット転送オプションフィールドのビッ ト18~16は、パケット転送アクセスモードフィール ドを形成する。これら3つのピットは表19に示される ような特別なアクセスモードをエンコードするのに用い 50 【0318】

られる。これらモードは宛て先にソースデータを書き込 む方法を変えるものであり、オンチップメモリの宛て先 に対し、モード000の通常の転送しか許可されない。

【表19】

-	5y h 17	16	パケット転送アクセスモード
0 0 0 0 1 1 1	0 0 1 1 0 0 1	0 1 0 1 0 1	通常ページモード 関辺デバイス転送 ブロック客き込み シリアルレジスタ転送 8ピットソーストランスペアレンシー 18ピットソーストランスペアレンシー 82ピットソーストランスペアレンシー 64ピットソーストランスペアレンシー

表19

【0319】000のコーディングは、外部メモリに対する通常のアクセスモードまたはページモードアクセスを可能にする。ソースまたは宛て先上では特別なアドレス指定モードは使用されない。変更をすることなく、ソースから宛て先にデータが転送される。

99

【0320】001のコーディングは、周辺デバイス転 送モードを可能にする。周辺デバイスモードはメモリコ ントローラとして転送コントローラ80を使用するマル チプロセッサ集積回路100の外部のメモリを、他のデ 20 パイスが読み出したり書き込んだりするのを可能にす る。デパイスのメモリの読み出しはソースをプログラム することによって達成され、デパイスのメモリへの書き 込みは宛て先をプログラムすることによって達成され る。いずれの場合にせよ、転送コントローラ80は通常 は転送パラメータに従って発生されたアドレスによりメ モリアドレスおよび制御ラインをドライブするが、周辺 デバイスがデータを読み出したりドライブしたりできる ように、データバスをハイインピーダンスモードとす る。周辺デバイスモードは値でフィルする転送を除き、 任意の形態のソースまたは宛て先転送と共に使用でき る。

【0321】010のコーディングはパケット転送がVRAMプロック書き込みを使用できるようにする。これにより、転送コントローラ80はVRAMカラーレジスタにロードし、VRAMプロック書き込みモードを使って外部メモリへの宛て先書き込みを実行する。このモードでは、VRAMカラーレジスタデータがVRAM内のどの位置に書き込まれるかを指定する、ブロック書き込みアドレスマスクピットをソースデータが表示する。これらピットは通常のアドレス指定を用いてソースからフェッチされ、その後、ブロック書き込みモードを用いて宛て先VRAMに書き込まれる。VRAMカラーレジスタにロードされる値は、パケット転送パラメータのカラーレジスタ値として指定される。

【0322】ブロック書き込みオペレーションはオフチップの宛て先だけにサポートされている。オンチップ宛て先アドレスへのブロック書き込みの試みは、エラー条件によりパケット転送を一時中断させる。

【0323】011のコーディングはシリアルレジスタ 50

転送モードを可能にする。一般に、VRAMのパルク初 期化を行うために、シリアルレジスタ転送モードが使用 される。VRAMの行をVRAMシリアルシフトレジス タにコピーするのに、ソースアドレスが使用される。次 にシフトレジスタを多数のVRAMメモリの行にコピー するのに、宛て先アドレスが使用される。通常のオペレ ーションはソースへのカウントに1パイトをロードし、 宛て先に1のAカウントおよびn-1 (ここでnは書き 込みを行う行の数)のBカウントをロードすることであ る。このモードでは、データバスまたはクロスバー50 上でのデータ転送は行われず、VRAMによりすべての データ転送が行われることに留意されたい。すべてのソ ースアクセスおよび宛て先アクセスは非ページモードと なる。シリアルレジスタ転送オペレーションは、オフチ ップのソースおよび宛て先だけにサポートされている。 【0324】1XXフォームのコーディングはトランス ペアレンシーを可能にする。通常、ソースおよび宛て先 の次元の定められた転送またはガイド転送が実行され る。しかしながら宛て先データを書き込む前に、このデ ータはパケット転送パラメータ内に示されたトランスペ アレンシー値を比較される。このトランスペアレンシー の比較は、トランスペアレンシーおよびパイト書き込み 回路353で行われる。パケットアクセスモードの2つ の最小位のピットはトランスペアレンシーデータのサイ ズを表示する。従って、1回の64ピットの比較、2回 の32ピットの比較、4回の16ピットの比較または8 回の8ピットの比較がなされる。比較のいずれかが真で あれば、トランスペアレンシーおよびパイト書き込み回 路353は。宛て先パイトが書き込まれないように対応 するバイトストロープをディスエーブルする。オンチッ プソースまたは宛て先アドレスによるトランスペアレン シーの試みにより、パケット転送はエラー条件で一時中 断される。

【0325】パケット転送オプションフィールドのビット19は、交換用ソースおよび宛て先パラメータビットである。ビット19のセットにより、ソースおよび宛て先パラメータをマチュアルでスワップすることなく、パケット転送方向を反転できる。これは元の位置にデータを戻す際に有効である。交換用ビットがセットされる

と、転送コントローラ80はパケット転送パラメータをロードする際に、すべてのソースおよび宛て先値の開始アドレス、ピッチ、カウント、ガイドテーブルポインタおよびフィル値のすべてをスワップする。表20は、このビットがセットされる場合の32ビットのスワップを*

* 示す。PTはパケット転送パラメータテーブルの次のエントリーアドレスのアドレスを表示する。

【0326】 【表20】

	ペイト アドレス	_	マといろ	
マース はらら かいしえ ソース A/B かりント ソース C もらント ソース B もの ・チ ソース c セッ・タ	PT+24 <=	=>	PT+20 PT+28 PT+36	他なっかい

表20

【0327】PTにおける次のエントリーアドレスデータおよびPT+04におけるパケット転送オプションフィールドは、これらの値がソースまたは宛て先に関連していないので、それらの先の位置に止まることに留意されたい。更にトランスペアレンシーデータまたはカラーレジスタデータを記憶するPT+48およびPT+52は、スワップされないことにも留意されたい。これにより、64ビットのトランスペアレンシーまたはカラーレ※20

※ジスタパラメータはその値を維持できる。転送コントローラ80はソースおよび宛て先に関連したパラメータワードのスワップのほかに、パケット転送オプションフィールド内でソースおよび宛て先に関連したビットもスワップする。これについては表21に示されている。

【0328】 【表21】

から なん	エル ラー		いた妖
を見いませる一十、 ないないとことに を見ないない。 を見ないない。 を見ないない。 を見ないない。 を見ないない。 を見ない。 を見ない。 にないる。 を見ない。 を見ない。 にないる。 を見ない。 にないる。 をしない。 をしな。	0 <= 1 <= 4 <= 5 <= 6 <= 24 <=	=> 8 => 9 => 12 => 13 => 14 => 21 => 22	ソース 夏ギチモート ソース 夏芝を モート・ ソース 夏芝之 B アト・レス * B 是 ソース 夏芝之 C アト・レス * B 是

起ン

【0329】スワップのいずれかの結果、機能がサポートされなくなると、パケット転送はエラー条件により一時中断する。パケット転送パラメータがロードされるときはいつも、ソースパラメータと宛て先パラメータとの交換が実行される。パケット転送が一時中断されている場合、そのときのパラメータはリクエスト中のプロセッサのパラメータメモリにセーブされる前に、元の位置へスワップし戻される。一時中断されたパケット転送がレストアされる場合、パラメータは転送コントローラ80によりロードされる際に再びスワップされる。

【0330】パケット転送オプションフィールド内で更新モードのうちの一つが指定される場合、パケット転送の完了時に通常のオペレーションが行われる。例えばソース更新オペレーションが選択される場合、元のパケット転送パラメータ内ソース開始アドレスは、パケット転送中に宛て先開始アドレスとして実際に使用されても更新されることになる。同様に、更新モードとしてトグル反転ソースCアドレス指定ピットを指定すると、元のパケット転送オプションフィールドのピット22がトグリングされ、これにより実際にパケット転送が再送信され 50

た場合、宛て先Cのアドレス指定が反転される。

【0331】上記例が示すようにXビットを使用する際には注意が必要である。例えば次元の定められた宛て先パケット転送に対する値で満たされたソースのために指定する場合、値によるフィルオペレーションは宛て先オペレーションとして指定できないので、パケット転送はエラーにより一時中断される。エラーが発生しない場合でも、宛て先開始アドレスおよびカウントには、一般にプログラムされないソース値がロードされる。同様に、フィル値のワードには宛て先ピッチがロードされる。この結果、極めて無意味なパケット転送となる。

【0332】パケット転送オプションのビット21は反転ソースBアドレス指定ビットである。このビットを1にセットすると、ソースの第2の次元が後方にアドレス指定される。加算よりもむしろ先のライン開始アドレスからBピッチが減算される。このビットが0であれば、通常はパケット転送ソースアドレス指定が行われる。

【0333】パケット転送オプションフィールドのビット22は、反転ソースCアドレス指定ビットである。このビットを1にセットすると、ソースの第3次元が後方

にアドレス指定される。加算よりもむしろ先のパッチ開始アドレスからCピッチが減算される。このピットがOであれば、通常はパケット転送ソースアドレス指定が行われる。このピットはガイド転送に対しては意味がなく、ガイドテーブルを介してCのアドレス指定を特定する

【0334】パケットテーブルオプションフィールドのビット23は、反転ソースAアドレス指定ビットである。このビットを1にセットすると、ソースおよび宛て先の第1次元は後方にアドレス指定される。ダブルワードアドレスはインクリメントされる代わりにデクリメントされる。このことは、Bピッチが加算(または減算)される値は、第1の次元における最も大きなアドレスであることを意味している。ダブルワード内でのバイトによるアドレス指定は反転されず単なるダブルワードのアドレス指定であることに留意されたい。

【0335】パケットテーブルオプションフィールドの ビット24は、反転宛て先Bの宛て先指定ビットであ る。このビットを1にセットすると、宛て先の第2の次 元が後方にアドレス指定される。Bピッチは加算される 20 よりもむしろ先のライン開始アドレスから減算される。 このビットが0であれば、通常はパケット転送ソースア ドレス指定が行われる。

【0336】ビット25は反転宛て先Cのアドレス指定ビットである。このビットを1にセットすると、宛て先の第3の次元が後方にアドレス指定される。Cピッチは加算されるよりもむしろ先のパッチ開始アドレスから減算される。このビットが0であれば、通常はパケット転送ソースアドレス指定が行われる。このビットはガイド転送に対しては意味がなく、ガイドテーブルを介してC30アドレス指定を特定する。

【0337】パケットテーブルオプションフィールドの ビット28は、ビットを終了した際のインタラプトであ る。このビットを1にセットすると、リンクされたリス ト上のこのエントリーを終了した後にすぐに、パケット* * 転送を開始しているプロセッサに通常のインタラプトが 送られる。リンクされたリストは更にエントリーを含む ことができる。これによりリンクされたリスト内の特定 のポイントに達したときに、リクエスト中のプロセッサ にフラグを立てることができる。このビットが0であれ ば、リンクされたリスト内の対応するパケットエントリ ーが終了した際には、プロセッサにはインタラブトは送 られない。従って、このビットを有するエントリ ーが生じて完了するか、またはリンクされたリストの終 わりにあるパケット転送が完了するかのいずれかまで に、インタラプトが発生されることはない。しかしなが らエラーがある時間に生じた場合、転送コントローラ8 0はリクエスト中のプロセッサに即座にエラーインタラ プトを送る。

【0338】パケット転送オプションフィールドのピッ ト30~29は、パケット転送ステータスフィールドを 形成する。パケット転送ステータスフィールドはパケッ 卜転送リクエストのステートを衷している。プロセッサ がリクエストを送る際には、これらピットは常に00と セットされていなければならない。リンクされたリスト 内のパケット転送が一時中断状態の場合、転送コントロ ーラ80は、これが中断中のパケットパラメータエリア にセーブしているパケット転送オプションフィールド内 の適当なパケット転送ステータスピットをセットする。 中断されたパケット転送がフレッシュなパケット転送よ りも多くのパケットを含んでおり、従って異なる態様で セープされ、レストアされるので、このような操作が必 要である。転送コントローラ80がパケット転送パラメ ータをロード中に、これらピットのいずれかが1とみな されると、転送コントローラはパケット転送を一時中断 し、よって余分なパラメータのすべてをレストアする。 このフィールドは、表22にリストされているようにコ ード化される。

【0339】 【安2'2】

30 29	・ パケット転送ステータス
0 0	一時中断されていない
0 1	一時中断であるがフォールトでない
1 0	一時中断、ソース上でフォールト
1 1	一時中断、宛て先上でフォールト

表22

【0340】次の条件のうちの1つが生じたためにパケット転送が一時中断されると、転送コントローラ80はこれらピットに01を書き込む。すなわち転送コントローラ80により、より高い優先度のパケット転送リクエストが受信される場合、パケット転送が多くタイムアウトしてしまった場合、パケット転送をリクエストしたプロセッサがパケット転送の一時中断を求めた場合、また 50

はエラー条件が生じた場合、ビット30は実際にフォールトが生じたことによりパケット転送を一時中断したことを表示する。ビット29は、フォールトがソースにあるのか宛て先にあるのかを表示する。フォールト条件を解決するため、この情報はマスタプロセッサ60が必要とする。このことは、フォールトの生じたパケット転送のパラメータを再ロードする際の転送コントローラ80

106

には関係がない。その理由は、一時中断プロセスとレス トアプロセスとはすべてのタイプの一時中断パケット転 送に対して同じであるからである。

【0341】交換用ソースおよび宛て先パラメータビッ ト(ビット19)が中断されたパケット転送オプション フィールド内で1であれば、フォールトの生じたパケッ ト転送に対するビット29の意味は反転する。従って1 0が宛て先上でのフォールトを示し、11がソース上で のフォールトを示す。従ってマスタプロセッサ60のソ フトウェアはフォールトの生じたアドレスーを決定する 際に、ビット29と19の双方を検査しなければならな W

【0342】転送コントローラ80はパケット転送中に フォールトが生じた場合に数種の措置をとる。転送コン トローラ80は、ピット29と30を適当にセットし、 この適当なピットをFLTSTSレジスタ内にセットす る。転送コントローラ80がマスタプロセッサ60にフ オールトインタラプトを発生する。デジタル画像/グラ フィックプロセッサ71、72、73または74のうち の一つがパケット転送を発生する場合、このプロセッサ 20 はフォールトが生じていることについて認識していな い。マスタプロセッサ60は、このフォールト条件をク リアし、FLTSTSレジスタ内のフォールトフラグを クリアしなければならない。FLTSTSレジスタ内の 対応するフォールトフラグをクリアする際に転送コント ローラ80はパケット転送を自動的に再送信する。

【0343】パケット転送オプションフィールドのビッ ト31はストップピットである。このピットはリンクさ れたリストの終了部をマークするのに使用されている。 このピットが1であるパケット転送に会うと、パケット 転送は完了され、リンクされたリストが終了される。終 了前にリクエスト中のプロセッサのパラメータメモリ内 のリンクされたリストの開始アドレス位置に、次のエン トリーアドレスフィールドがコピーされる。従ってリン クされたリストが再イネーブル化されると、リンクされ たリスト内の次のエントリーで実行が開始する。これに より、ピンポンオペレーションのような繰り返しオペレ ーションに特に有効な円形状のリンクされたリストが形 成できる。ストップピットは所望の位置でリンクされた リストをプレークするのにも使用できる。

【0344】転送コントローラ80がパラメータテーブ ルからのパケット転送パラメータを一旦読み出すと、デ ータの転送を開始する準備が完了する。これを行うた め、転送コントローラ80はクロスパーアクセスまたは 外部メモリアクセスのいずれかまたは双方を発生しなけ ればならない。ソースから宛て先へのデータの基本的フ ローには4つの可能性がある。すなわちオンチップから オンチップへ、オンチップからオフチップへ、オフチッ プからオンチップへ、更にオフチップからオフチップへ のフローがある。最初の3つは通常取り扱われている

が、最後のケースは特別なケースである。

【0345】ソースマシン320は、正常なパケットデ ータ転送フロー中に、転送パラメータに基づきソースア ドレスを発生し、これを用いて適当なオンチップまたは オフチップメモリからデータをフェッチする。クロスバ ーまたは外部メモリバスからデータが受け取られると、 必要なバイトは抽出され、ソース整列ロジック332に よって整列され、次にパケット適当なFIFOバッファ 312に入れられる。これと同時に宛て先マシン340 は宛て先メモリのためのアドレスも発生する。パケット 転送FIFOパッファ311が一旦次の宛て先メモリア クセスに必要なバイト数を含むと、宛て先マシン340 は必要なクロスパーまたは外部メモリサイクルを発生す

【0346】パケット転送FIFOパッファ311は、 データフローを制御し、ソースマシン320と宛て先マ シン340との同期を維持するように働く。あるとき に、パケット転送FIFOパッファ311が次の宛て先 アクセスのための十分なソースバイトを含んでいない場 合、データが利用可能となるまで宛て先マシン340は 停止する。これと同じように、パケット転送FIFOバ ッファ311がフル状態となれば、宛て先マシン340 が次のソースアクセスを完了させるのに十分なパイトを 引き出すまで停止する。これにより、ソース転送が宛て **先転送をオーバーランさせることが防止される。特殊な** パケット転送アクセスモードに対しては、このデータフ ローは多少変えることができる。

【0347】クロスパー50と外部メモリインターフェ ースは独立しているので、ソース転送は外部バス上で行 われ、クロスパー上で宛て先転送を行うことができ、ま た、パラレル状態で外部パス上で宛て先転送を行い、ク ロスパー上でソース転送を行うこともできる。オンチッ プからオンチップへの転送に対してはソースと宛て先と は必要に応じてクロスパーインターフェースを共用し、 サイクルをインターリープすることになる。

【0348】キャッシュサービスリクエスト、ダイレク ト外部アクセスリクエスト、フレームコントローラ90 のリクエスト、緊急リフレッシュおよびホストリクエス トは、パケット転送を一時中断させることはない。これ らリクエストがパケット転送よりも優先度が高い場合に のみ、ソースマシン320および宛て先マシン340の 一方または双方を停止できる。フレームコントローラ9 0 および緊急リフレッシュサイクルは、外部メモリイン ターフェースだけを使用する。従ってパケット転送クロ スパーアクセスは続いて行うことができる。ソースマシ ン320または宛て先マシン340のいずれかが、外部 メモリインターフェースを使用している場合、パケット 転送FIFOパッファ311は、最終的にフル状態また は空状態となる。従ってクロスパーを用いるコントロー 50 ラは外部メモリインターフェースが再び利用できるまで

停止していなければならない。オンチップからオンチップへの転送である場合、ソースマシン320および宛て 先マシン340の双方は、障害を受けない状態を続ける ことができる。キャッシュおよびダイレクト外部アクセ スサービスは、クロスバーと外部インターフェースの双 方を使用するので、これらは一般に、必要とするサイク ル数の間でパケット転送を停止する。

【0349】オンチップソースからオフチップの宛て先 へのパケット転送は、他の3つのパケット転送の例と異 なって取り扱われる。DRAMまたはVRAM上でペー ジモードの利点を活用するため、転送コントローラ80 はオフチップソースからオンチップへの列アクセスのペ ージモードパーストを実行し、次にオンチップからオフ チップの宛て先への別のページモードバーストを実行す る。これを行うにはオンチップパッファを使用しなけれ ばならない。各プロセッサは図15に示すように、この 目的のために保留された対応するパラメータメモリ内の 128パイトのエリアを有する。図15に示すように、 マスタプロセッサ60によってリクエストされるオフチ ップからオフチップへのパケット転送は、アドレスの1 6進数01010100から16進数0101017F を使用する。デジタル画像/グラフィックプロセッサ? 1、72、73、74のうちの一つによってリクエスト されるオフチップからオフチップへのパケット転送が、 アドレスの16進数0100#100から16進数01 00#17F (ここで#は表3にリストされているよう なデジタル画像/グラフィックプロセッサの番号に対応 する)を利用する。このパラメータメモリバッファの内 外へのデータの転送は、転送コントローラ80のハード ウェアにより処理され、ユーザーに対しトランスペアレ ントである。

【0350】パケット転送パラメータの組み合わせは、完了するのに極めて長い時間を必要とする、極めて大きな転送の指定を可能とする。更により高い優先度のパケット転送リクエストが、パケット転送をインタラプトし続け、パラメータのロードに長い時間がかかるの防止する。このような状况のいずれかの発生を防止するため、転送コントローラ80は図31に示されている2つの24ビットレジスタのパケット転送最小レジスタPTMIN511とパケット転送最大レジスタPTMIN511とパケット転送最大レジスタPTMIN511とパケット転送最大レジスタPTMIが511とパケット転送最大レジスタトでリンスタはパケット転送の最小長さと最大長さとを指定する。パケット転送カウンタPTCOUNT513は、パケット転送を実行するクロックサイクル数を表示する。

【0351】パケット転送最小レジスタPTMIN51 1は、より高い優先度のパケット転送リクエストによって中断できる前に、パケット転送が実行しなければならないクロックサイクルの最小数を示す。パラメータがロードされた後にパケット転送が開始すると、タイマーシーケンサ515はパケット転送最小レジスタPTMIN 50

511に記憶されていた値を、パケット転送カウンタP TCOUNT513にロードする。パケット転送カウン タPTCOUNT513は、パケット転送が転送コント ローラ80によってアクティブにサービスされるクロッ クサイクルごとに、1だけデクリメントする。パケット 転送カウンタPTCOUNT513は、パケット転送中 に生じ得るキャッシュサービスサイクル、フレームコン トローラ90サイクル、ホストサイクルまたはリフレッ シュサイクル中にはデクリメントしないが、アクティブ なパケット転送サービス中に生じる再試行または待機ス テート中にデクリメントする。しかしながら、クロスバ ーのパケット転送アクセスがまだ行われている場合、外 部バス上でのフレームコントローラ90、ホストまたは リフレッシュ活動中にデクリメントされる。パケット転 送はPTCOUNTがOに達したことをO検出器514 がタイマーシーケンサ515に信号を送るまで、優先度 の高いパケット転送リクエストによってインターラプト することはできない。またパケット転送はエラーまたは フォールト条件によって一時中断することもできる。パ ケット転送最小レジスタPTMIN511には、リセッ ト時に16進数10000(65,536サイクル)が ロードされる。

【0352】パケット転送最小レジスタPTMIN51 1の重要な用途は、すでに中断したパケット転送のパラメータを別のメモリエリアに転送するための停止不能なパケット転送を行うことである。別の一時中断によりデータを転送するパラメータメモリエリアにオーパーライトされるので、パケット転送最小レジスタPTMIN511はパケット転送を完了できるように保証するために使用される。かかる転送はフォールト状態になるとパラメータメモリエリアもオーバーライトされるからである。このような特徴により、最小時間前により高い優先度のメモリアクセスがパケット転送をアボートすることが防止され、従って最小の数のデータ転送が行われる。

【0353】パケット転送最大レジスタPTMAX512は、1つのパケット転送によるデータの転送の独占を防止するのに使用される。PTMIN時間が経過し、パケット転送カウンタPTCOUNT513が0検出器514に検出されるように、0にデクリメントされると、タイマーシーケンサ515はパケット転送最大レジスタPTMAX512内に配憶されていた値をパケット転送カウンタPTCOUNT513にロードする。これにより、タイムアウトするまでに転送を進めることができる残りの時間が決まる。従ってインタラプトされないパケット転送のための最大期間は、PTMIN+PTMAXクロックサイクルとなる。パケット転送カウンタPTCOUNT513は、リフレッシュのような非パケット転送サイクルを除く、パケット転送が連続的にアクティブとなるサイクルごとにデクリメントされる。パケット転

送完了前にパケット転送カウンタPTCOUNT513 内の値が0に達したことを、0検出器514が検出する と、パケット転送はタイムアウトしたものと見なされ る。タイマーシーケンサ515は、パケット転送を一時 中断し、転送コントローラ80はラウンドロビン状に同 じ優先度の次のリクエストに移る。同じ優先度の他のリ クエストがペンディング中となっていなければ、このよ うな同じ優先度のリクエストまたは優先度のより高いリ クエストが生じるまで、または転送が完了するまで、0 のPTCOUNTと共に転送を続行できる。パケット転 10 送最小レジスタPTMIN511内に指定されたサイク ル数が経過した後に、優先度のより高いパケット転送リ クエストが受信されると、PTMAXに達したか否かに 係わらず、アクティブなパケット転送が一時中断され る。パケット転送最大レジスタPTMAX512にはリ セットで16進数10000(65,536サイクル) がロードされる。

【0354】パケット転送が一時中断状態となると、リンクされたリスト全体も一時中断される。ラウンドロビントークンはリンクされたリスト内の次のパケット転送 20でなくて、ペンディング中のリクエストと共に次のプロセッサに進む。パケット転送がタイムアウトすると、一時中断された転送のステートはリクエスト中のプロセッサのパラメータメモリにセーブされる。ラウンドロビンの優先度がそのプロセッサに戻されると、転送コントローラ80は連続のためのこのリクエストを自動的に再送信する。一時中断されたパケット転送が再開されるときはいつも、フル状態のPTMINおよびPTMAX値が有効となる。

【0355】好ましい実施例では、パケット転送最小レ 30 れる。 ジスタPTMIN511およびパケット転送最大レジス 【03 タPTMAX512は、24ピットしか含まない。従っ と、車 てタイムアウトすることなく、パケット転送サービスが ィーパ 続くことのできる最大時間は50MHzの目標作動周波 る。ノ 数で約0.67秒である。 が表示

【0356】パケット転送用のリンクされたリストは、次のように転送コントローラ80によって管理される。緊急優先度を除くパケット転送中にリフレッシュ、フレームコントローラ90、ホストインターフェースまたはキャッシュサービスリクエストが受信される場合、パケ 40ット転送パラメータのステートは転送コントローラ80の内部レジスタに保持され、必要であればソースおよび/または宛て先転送が停止される。優先度のより高いリクエストのサービスが完了すると、パケット転送が開始される。

【0357】優先度のより高いパケット転送リクエスト、タイムアウト、リクエスト中のプロセッサからの一時中断リクエスト、フォールトまたはエラーによってパケット転送がインタラプトされると、パケット転送が一時中断される。リクエスト中のプロセッサのパラメータ 50

メモリ内のリンクされたリストの開始アドレスが、セー プされたパケット転送パラメータをポイントするように 変更される。このインタラプトが優先度のより高いパケ ット転送によるものである場合、ラウンドロビントーク ンはインタラプトされたパケット転送と共に留まるの で、優先度のより低いリクエストが再開されると、その サービスが再開される。パケット転送パラメータのロー ディング中に優先度のより高いリクエストが生じると、 ローディングが停止される。一時中断は行われない。優 先度のより高いパケット転送が完了すると、元のパラメ ータリストからパケット転送パラメータがロードされ る。パケット転送がタイムアウト、フォールト、エラー または一時中断リクエストにより一時中断されている場 合、優先度決定チェーンの終了部にインタラプトされた パケット転送を送るように、ラウンドロビントークンが 進められる。

【0358】パケット転送が完了し、パケット転送オプションフィールドのインタラプトビットが1となると、転送コントローラ80はリクエスト中のプロセッサにパケットの終了部のインタラプト信号を発生する。リンクされたリスト内に1のパケット転送オプションフィールドの停止ビットを有する最終パケット転送が完了すると、転送コントローラ80がリクエスト中のプロセッサにパケットの終了部インタラプト信号を発生する。パケット転送が完了すると、パケット転送のパケット転送オプションフィールドストップビットがセットされていても、リクエスト中のプロセッサのパラメータメモリ内のリンクされたリストの開始アドレス位置に、パケット転送パラメータからの次のアドレスフィールドが書き込まれる。

【0359】パケット転送パラメータがロードされると、転送コントローラ80はパケット転送オプションフィールドのパケット転送ステータスピットをチェックする。パケット転送が一時中断されたことをこれらピットが表示する場合、一時中断された転送を付加的ステート情報がロードされる。これらについては後に更に説明する

【0360】パケット転送がエラー状態を経験すると、転送コントローラ80は即座にデータの転送を停止し、一時中断を実行する。転送コントローラ80はリクエスト中のプロセッサのPTERRORフラグをセットする。転送コントローラ80はリンクされたリストが終了したことを表示するため、リクエスト中のプロセッサのCOMNレジスタ120のQビットもセットする。リクエスト中のプロセッサは、セーブされたパラメータからのエラーの原因を決定するようにプログラムすることができる。

【0361】パケット転送中に多数の条件のいずれかが エラーを生じさせる。試みられたVRAMアクセスモー ド、例えばオンチップメモリ内のソースまたは宛て先に

らの同じ優先度のパケット転送リクエストが待機中であ ⁻⁻り、現在のパケット転送のためのPTMIN内に指定さ れたサイクル数がなくなる場合、転送コントローラ80

112

はパケット転送を一時中断する。

よるブロック書き込み宛て先転送またはシリアルレジス タ転送がエラーを生じさせる。トランスペアレンシーを 利用して試みられるオンチップ宛て先アクセスもエラー を生じさせる。値でフィルされた場合を除くソース転 送、シフトレジスタ転送または周辺デバイス転送の長さ よりも、パケット転送リクエスト宛て先転送のパイトの 総数の長さが長くなると、エラーが生じる。ルックアッ プテーブルの宛て先オペレーションを試みる際にエラー が生じる。このようなエラーは、交換用ソースおよび宛 て先パラメータのオペレーションから生じる。リンクさ れたリストの開始アドレスまたはリンクされたリストの 次のエントリーがアドレスのオフチップをポイントする 際にエラーが生じる。パケット転送パラメータテーブル およびリンクされたリストの開始アドレスが64パイト の境界に整列していないときにも、エラーが生じる。ソ ースまたは宛て先ガイドテーブルポインタがオフチップ メモリをポイントしたり、これらが正しく整列されてい ないときに試みられるパケットリクエストの際にエラー が生じる。実際のエラー状態を表示するようにステータ スピットはセーブされず、このエラー状態は一時中断パ 20 ラメータのステートから推定しなければならない。

【0362】リンクされたリストの開始アドレスまたは リンクされたリストのアドレスのオフチップの次のエン トリー、整列状態のパケット転送パラメータテーブルま たはオフチップメモリへのガイドテーブルポインタによ って生じたエラーは、パケット転送パラメータをリクエ スト中のプロセッサのパラメータメモリの一時中断エリ アにセーブしない。これはデータを転送する前にパケッ ト転送がアポートし、実際に開始することがないからで ある。従って、エラーの原因を診断しようとすると、リ 30 ンクされたリストのアドレスの有効性をチェックして、 一時中断されたパラメータが有効であることを保証しな ければならない。

【0363】転送コントローラ80は多くの条件下でパ ケット転送を一時中断する。優先度のより高いパケット 転送リクエストを受けると、現在のパケット転送のため にPTMINに指定されていたサイクル数がなくなる場 合に、パケット転送を一時中断する。転送コントローラ 80はサイクル数がPTMIN+PTMAXを越え、タ イムアウトし、別のプロセッサからの同じ優先度のパケ 40 ット転送リクエストがペンディング中である場合、パケ ット転送を一時中断する。転送コントローラ80がリク エスト中のプロセッサがこのコントローラにCOMMレ ジスタ120のSピットにより一時中断することを求め る場合、パケット転送を一時中断する。ソースアドレス 指定または宛て先アドレス指定中にメモリフォールトが 生じる場合、転送コントローラ80はパケット転送を一 時中断する。エラー状態が検出される場合、転送コント ローラ80はパケット転送を一時中断する。また、外部 メモリアクセス中に再試行が行われ、別のプロセッサか 50

【0364】これらケースの各々における一時中断機構 は同一である。転送コントローラ80は現在のパケット 転送パラメータおよび転送コントローラ80の内部ステ ートをセーブする。この情報により、パケット転送を将 来続行できる。これらパラメータはリクエスト中のプロ セッサのパラメータメモリの一時中断エリアにセーブさ れる。図15に示すように、マスタプロセッサ60がパ ケット転送をリクエストした場合、このエリアは16進 数01010000から16進数0101007Fとな る。デジタル画像/グラフィックプロセッサ71、7 2、73、74の一つにリクエストされたパケット転送 のための一時中断されたパケットパラメータエリアは、 アドレスの16進数0101#000から16進数01 00#07F (ここで#は表3にリストしたようなデジ タル画像/グラフィックプロセッサ番号に対応する)を 使用する。図32および33には、これらパラメータの ためのフォーマットが示されている。 図32における% のマークのついたダブるワードは、現在のエンディアン のためには調節されないことに留意されたい。

【0365】一時中断条件が生じ、ペンディング中の外 部メモリ行アクセスが完了した直後に、一時中断が開始 する。リクエスト中のプロセッサのパラメータメモリ上 の外部間パッファは空ではないが、パケット転送FIF 〇パッファ311の現在ステートがセープされる。この 方法により、原因にかかわらず、パケット転送は一貫し て中断できる。パケット転送FIFOバッファ311の 空状態は生じないので、この一時中断は高速となるよう にも保証されている。従ってパケット転送FIFOパッ ファ311を空にするのに潜在的に低速のパケット転送 を待つことなく、緊急優先度のパケット転送リクエスト を急速にサービスできる。

【0366】パラメータメモリが一時中断の原因となっ ている場合、より高い優先度の転送コントローラ80の クロスパーの優先レベルで実行される。従って一時中断 が完了するまでデジタル画像/グラフィックプロセッサ 71、72、73、74またはマスタプロセッサ60は 一時的な競合を経験することがある。一時中断がタイム アウト、フォールト、エラーまたはリクエスト中のプロ セッサからの一時中断リクエストによるものであるとき は、パケット転送の元の転送コントローラ80のクロス パーの優先度で、この一時中断が実行される。

【0367】新しいアドレスをポイントするように、リ ンクされたリストの開始アドレスポインタが変えられる ことを条件に、一時中断されたパケット転送パラメータ を他の場所でコピーし、その新しい位置から再送信する ことができる。パケット転送オプションフィールドのパ ケット転送ステータスピットは、パケット転送が一時中 断されたことを表示するので、一時中断されたパラメー タの全組は、その位置がどこであれ、再送信時にロード される。一時中断されたパラメータの新しい開始アドレ スは、偶数の128パイトの境界上で整列していなけれ ばならず、従って7つの最小位アドレスピットは、再送 信すべき一時中断されているパケット転送に対し000 0000とならなければならない。

113

【0368】パケット転送一時中断エリアにセーブされ た最初の8つの64ピットダブルワードは、通常のパケ 10 ット転送パラメータを示す。これらは、少数の例外を除 き、ユーザーによってプログラムされたパラメータと同 じである。最初の32ピットワードは、リンクされたリ スト上の次のエントリーのアドレスでなく、一時中断さ れたパケット転送の元のエントリーアドレスを含む。C カウントフィールドは、次元の定められた転送のための 現在のCカウントを含む。ガイド転送に対し、Cカウン トフィールドはガイドカウントとガイドテーブルポイン タフィールドを含み、ガイドテープルポインタフィール ドはガイドテーブルポインタの現在位置を含む。更にパ 20 ケット転送オプションフィールドはパラメータが一時中 断されたパケット転送を表示することを示すように変え られた、そのパケット転送ステータスフィールドを有す る。

【0369】一時中断エリアは通常のユーザーがプログ ラムしたパケット転送パラメータの他に8個の保留され た内部ステートのダブルワードも含む。これらワードは 一時中断されたパケット転送が再スタートされる際に自 動的にロードされるフィールドである。これらは一時中 断した際のパケット転送の次元内ステートに関する情報 30 を含む。これらの値は、これらが再送信される際に残さ れる場所で正確に一時中断されたパケット転送を正しく 開始できるようにセーブされる。16進数040で終了 するアドレスにおけるデータワードは、現在のソースA およびBのカウントを記憶する。これらはソースマシン 320のACURRENTおよびBCURRENTから の16ピットの値である。Bのカウントはピット31~ 16に記憶され、Aのカウントはピット15~0に記憶 される。16進数044で終了するアドレスにおけるデ ータワードは、現在の宛て先AおよびBのカウントを記 40 憶する。これらは宛て先マシン340のAカウントおよ びBカウントレジスタからの16ピットの値である。B のカウントはピット31~16に記憶され、Aのカウン トはピット15~0に記憶される。16進数048で終 了するアドレスにおけるデータワードは、現在のソース A開始アドレスまたは現在のガイドテーブルアドレスで ある。一時中断されたパケットサービスバラメータ内の 対応するPビットは、どのデータがここに記憶されたか を表示する。元のBのカウントがOに達するまでガイド テーブルのフェッチは行われないので、ガイドパケット 50

転送でもここにソースAの開始アドレスを記憶できることに留意されたい。16進数04Cで終了するアドレスにおけるデータワードは、現在の宛て先Aの開始アドレスまたは現在のガイドテーブルフェッチ値であり、その識別は一時中断されたパケットサービスパラメータの対応するPビットによって決定される。16進数050および056で終了するアドレスにおけるデータワードは、現在の宛て先Bの開始アドレスまたは対応するガイドテーブルフェッチ値である。

【0370】16進数058で終了するアドレスで開始 する16ビットのダブルワードは、一時中断されたパケ ットサービスパラメータを記憶する。一時中断されたパ ケットサービスパラメータのフォーマットは図32およ び33に示されている。上部データワードのピット31 ~30はPビットである。ビット31における1は、ガ イドテーブルからフェッチされたソースマシン320の ASTARTレジスタおよびBSTARTレジスタの値 を記憶する。これと異なり、これらレジスタは次元の定 められた転送からの値を記憶する。同様にビット30に おける1は、一時中断されたパケット転送パラメータが ガイドテーブルからフェッチされたソースマシン320 のASTARTレジスタおよびBSTARTレジスタ値 を記憶し、0はこれら値が次元の定められた転送からの ものであることを表示する。これらピットは一時中断さ れたパケット転送がガイドソースまたは宛て先アドレス 指定を含んでいたことを、パケット転送オプションフィ ールドが表示している場合に意味があるにすぎない。こ れとは異なり、データは次元の定められた転送からのも のであると見なされる。

【0371】Eビット(上方データワードのビット29)は、一時中断されたパケット転送がオフチップからオフチップへのパケット転送であることを表示する。かかるオフチップからオフチップへのパケット転送は、リクエスト中のプロセッサのパラメータメモリ内のバッファを利用する。このEビットが1であれば、一時中断されたパケット転送はオフチップからオフチップへのパケット転送である。このEビットが0であれば、一時中断されたパケット転送は他の3つのタイプのうちの一つであり、リクエスト中のプロセッサのパラメータメモリは外部から外部へのバッファ化されたデータを記憶しない。

【0372】Sビット(上部データワードのビット28)は、パラメータメモリの外部間バッファがソースマシン320によってアクセスされているか、宛て先マシン340でアクセスされているかどうかを表示する。 Eビットが1であって、リクエスト中のプロセッサのパラメータメモリ内の外部間でバッファ化されたデータの記憶を表示している場合にかぎり意味がある。 Sビットが1である場合、ソースマシン320はパケット転送が一時中断されているときに、外部間バッファにアクセス中

である。SビットがOであれば宛て先コントローラは外 部間バッファにアクセス中である。

【0373】上部データワードのビット20~16は、BUFPTRレジスタ414の値を記憶する。BUFPTRレジスタ414は、パラメータメモリの外部間バッファへのポインタである。このポインタを記憶すると、パラメータメモリの外部間バッファのステータスをリカバーすることにより、外部間パケット転送の再使用が可能となる。当然ながらこのフィールドは、一時中断パケット転送が外部間パケット転送である場合にのみ意味が 10ある。

【0374】上部データワードのビット14~8は、B UFCOUNTレジスタ441の値を記憶する。このB UFCOUNTレジスタ441の値は、Sビットのステータスに基づいて解釈される。Sビットが1であって、パラメータメモリの外部間パッファのソースアドレス指定が一時中断していることが表示されると、BUFCO UNTレジスタ441はバッファ内に残っているバイト数を表示する。Sビットが0であり、パラメータメモリの外部間アドレスの宛て先アクセスの一時中断を表示している場合、BUFCOUNTレジスタ441はバッファ内に記憶されたバイト数を表示する。このフィールドは一時中断された外部間パケット転送にしか意味がない。上部データワードのビット3~0は、FCOUNTである。これはパケット転送FIFOバッファ311にこのとき保持されているデータのバイト数である。

【0375】一時中断されたパケットサービスパラメータの下部データワードは、2つのFIFOポインタを保持する。下部データワードのピット11~8は、FDPTRすなわち宛て先ポインタを記憶する。下部データワ 30ードのピット3~0は、FSPTRすなわちソースポインタを記憶する。これらポインタは、一時中断点における一時中断パケット転送の再開を可能にする。

【0376】16進数060で終了するアドレスで開始する4つのデータワードは、パケット転送FIFOバッファ311の内容を記憶している。パケット転送FIFOバッファ311を空にするかわりに、このデータを記憶することにより、より高い優先度のパケット転送を早期にスタートできる。将来、より大きなバッファを使用する場合に、このような大きなパケット転送用FIFO 40パッファ311の内容の記憶をサポートするために、16進数070で終了するアドレスで開始する4つのデータワードが保留されていることに留意されたい。

【0377】転送コントローラ80は、多数の標準的でないパケット転送アクセスモードをサポートする。これらにはブロックライト、シリアルレジスタ転送、トランスペアレンシーおよび周辺デバイス転送が含まれる。これら非標準的パケット転送アクセスモードは、パケット転送パラメータのパケット転送オプションフィールドによりイネーブルされる。

【0378】パケット転送パラメータのパケットアクセ スモードが010に等しいとき、このモードはブロック 書き込みパケットアクセスモードを可能にする。 転送コ ントローラ80は3つの異なるプロック書き込み機構、 すなわち8 x 、3 x およびシミュレート機構をサポート する。システムハードウェアは、プロックの書き込みが 開始する時間にブロック書き込み機構を決定する。これ によりソフトウェアはシステムが使用するプロック書き 込みのタイプがどのタイプであるかとは無関係に、また はこれをアドレス指定されたメモリがサポートするか否 かとは無関係に、ソフトウェアがブロック書き込みを利 用できるようにする。しかしながらプロック書き込みモ ードの各々は、64ピットのパスサイズおよび8ピット の値(1~8)に対してしかサポートされていない。プ ロック書き込みのための宛て先スタートアドレスはオフ チップであり、64ピットに整列していなければならな い。すなわち最小位の6つのアドレスピットは0000

116

【0379】転送コントローラ80によって使用されるプロック書き込みモードは、外部回路によりマルチプロセッサ集積回路100のBS [1:0] ピンに入力された値によって選択される。好ましい実施例では、プロック書き込みは64ピットのデータパスに対してのみサポートされているので、これらパスサイズ入力はプロック書き込みおよび負荷カラーレジスタサイクル中にプロック書き込み選択として使用される。表23は、BS

[1:0] により選択されたプロック書き込みモードを示す。

【0380】 【表23】

00でなければならない。

BS [1:0]	プロック密含込みモード
0 0	シミュレートされたモード
0 1	保留を約
1 0	4×

表23

【0381】種々のVRAMサイズおよびアーキテクチャのために、多数の異なるブロック書き込み方法がある。以下の表記法は、種々のブロック書き込み方法;すなわちC×L×R(ここでCはカラーレジスタ当たりの列位置の数、Lはビットによるカラーレジスタの長さ、Rはカラーレジスタの数である)を示すのに使用されている。たいていの1MビットのVRAMは、256Kビット×7ビットデータアレイを有し、4×4×1のブロック書き込みをサポートしている。これらは1つの4ビットカラーレジスタを有し、各ブロック書き込みサイクルは、4メモリアレイ平面での4つの隣接する列位置へのカラーレジスタの書き込みを制御している。

【0382】8×(倍の)プロック書き込みは、位置当

たり8ビットに、アクセス当たり8つの行位置を(すな わち8×8×1または8×8×2) 書き込みできるVR AMと共に使用するようになっている。ソースデータの 各ピットは、データパスD [63:0] 上の1ピットに 出力され、このサイクルでアクセスされる64個の列の うちの1つに対する8ピットVRAMカラーレジスタの **書き込みをイネーブルしたりディスエーブルしたりす** る。各列は各VRAM内の8つのメモリアレイ平面の各 々における列位置を表示している。従って1回のアクセ スで64までのパイトのカラーレジスタデータを書き込 10 みできる。

【0383】8×プロック書き込みをサポートするビデ オRAMは、ブロック書き込みサイクル中に最小位の3 つの列のアドレスを無視する。従って、データバスは6 4ピット (8パイト幅) であるので、ブロック書き込み サイクルは常に64パイトの境界上で開始する。64パ イトに整列されていない宛て先アドレスに対し、転送コ ントローラ80はソースピットを整列し、書き込みされ ていない64パイトのアクセス内の位置に対して喪失し た0を発生する。次に転送コントローラ80は、ビット がデータバス上のVRAMの各々内の適当な列位置をア ドレス指定するように、ビットを再マップ化する。

【0384】図34は、小エンディアンモードにおける 8×プロック書き込みのためのデータ再マップ化プロセ スを示す。最初の8つのソースピットは宛て先のうちの 最初の8パイトを制御する。これらパイトは実際は、ア クセスされている8個の8平面VRAMアレイの各々に おける最小位の列位置である。最小位パイトはプロック 書き込み中にVRAMのD0入力(および16ピットV RAMのためのD8入力)によって制御されるので、ソ 30 ースピット0~7はデータパスのそれぞれのピット0、 8、16、24、32、40、48および56にマップ 化され、これらは、アクセスされたVRAMのD0入力 (16ビットデバイスのためのDOおよびD8入力)を 表示する。ソースピットの残りは同様にマップ化され る。転送コントローラ80は、大エンディアン8×ブロ ック書き込みのための同様なマッピングを行う。大エン ディアンモードではソース画像のうちの最小位ピットは 左側の最大ビットであり、最高位ビットは右側の最大ビ ットである。マッピング機構は小エンディアンモードの 40 ために使用されているものと同じであるので、ソースピ ット0~7はそれぞれビット63、55、47、39、 31、23、15および7にマップ化されている。これ ちピットはVRAMアレイ内でアクセスされている最小 位列位置を表示する。これらバイトは、VRAMのDO 入力(16ピットデバイスのためのD0およびD8入 力) によって制御されているので、ブロック書き込みが 正しく作動できるように、逆の順にVRAMに接続しな ければならない。

れるので、データバスを逆の順に接続しても通常の読み 出しおよび書き込みに影響しない。VRAMのシリアル ポートの内外にシフトされるビットは、逆の順となるこ とをユーザーは認識しなければならない。このようにす るには、適当なオペレーションを保証するため、出力デ バイスまたは入力デバイスを接続する際にシリアルデー タバスの順を反転しなければならないことがある。

118

【0386】4×ブロック書き込みモードは、アクセス 当たり4列の位置、すなわち位置当たり4または8ビッ **トのいずれかで、4×4×1、4×4×4、4×8×** 1、4×8×2を書き込みできるVRAMと共に使用す るように設計されている。4×4のブロック書き込みの 場合、ソースデータの各ピットは、データパスD [6 3:0] 上の2ピットに出力され、このサイクルでアク セスされる64列のうちの2つに対する4ピットVRA Mカラーレジスタのうちの2つの書き込みをイネーブル またはディスエーブルする。各列はアレイのうちの4つ の平面上の列位置を表示する。各カラーレジスタは4ビ ット幅しかないので、8ピットのピクセルを表示するの に2つのレジスタが必要である。従って各ソースピット は8ピットの書き込みが生じるように、隣接するニブル に書き込む2つのカラーレジスタを制御しなければなら ない。これにより1回のアクセスでカラーレジスタデー タのうちの32バイトまでを書き込みできる。

【0387】4×ブロック書き込みをサポートするVR AMは、ブロック書き込みサイクル中に最小位の2つの 列アドレスを無視する。従ってプロック書き込みは常に 32バイト境界上で始まる。8×プロック書き込みと同 じように、転送コントローラ80は32パイトブロック 内の宛て先開始アドレスのダブルワードによって指定さ れたデータにソースデータを整列し、書き込まれていな いダブルワードに対し、喪失した0を満たす。

【0388】図35は、小エンディアンモードにおける 4×プロック書き込みのためのデータ再マップ化プロセ スを示す。最初の8つのソースピットは宛て先の最初の 8つのバイトを制御する。しかしながら4×4プロック 書き込みでは、各データ入力では4 ピットしか書き込み しないので、完全なバイトを書き込みするように2つの データバスピンに各ソースピットをマップ化しなければ ならない。従ってソースピット0~7はピット0と4、 8 2 1 2, 16 2 2 0, 2 4 2 2 8, 3 2 2 3 6, 4 0 と44、48と52ならびに56と60にそれぞれマッ プ化される。

【0389】4×8×1または4×8×2のブロック書 き込みの場合、VRAMカラーレジスタは8ビット幅で ある。しかしながら書き込むべきパイトを選択するの に、VRAMの8個のデータ入力のうちの4つしか使用 しない。従ってデータバスのうちの半分は使用せず、1 回のアクセスで32パイトしか書き込みできない。しか 【0385】データは逆の順に書き込みされ、読み出さ 50 しながら、D [63:0] 上に実際に入力されるデータ

は同じであり、VRAMは他のどのニブルも無視するだけであることに留意されたい。大エンディアンモードでは、ソースピット0~7は外部データバスのうちのピット63と59、55と51、47と43、39と35、31と27、23と19、15と11ならびに7と3にマップ化される。8×大エンディアンブロック書き込みと同じように、正しいオペレーションを保証するようにVRAMにデータバスを逆の順序で接続しなければならない。

【0390】ブロック書き込みをサポートしないメモリ 10 デバイスに対し、転送コントローラ80はシミュレートされたブロック書き込みモードを提供する。このモードでは、データバス上にパケット転送パラメータ内に含まれていた64ビットのカラーレジスタ値が出力され、サイクル中にアドレス指定される8バイトのうちの1つをイネーブルまたはディスエーブルするよう、CAS' アドレスストロープピンを制御することにより、各ソースデータビットはバイト選択信号として機能する。従ってプロック書き込みは実質的にはカラーレジスタ値がフィル値となるような、値でフィルするタイプの転送に変 20換される。次に、宛て先アクセスは、ソースデータによって指定されるように、あるバイトへの書き込みをディスエーブルする通常のページモードの64ビットの書き込みサイクルとなる。

【0391】4×および8×プロック書き込みサイクル を実行する前に、VRAMのカラーレジスタに正しい値 をロードしなければならない。転送コントローラ80は パケット転送パラメータに含まれるカラーレジスタ値を 使用するロードカラーレジスタLCRサイクルを実行す ることによりこれを行う。プロック書き込みパケット転 30 送は、より高い優先度のリクエスト、例えばVRAMカ ラーレジスタを変え得るホストアクセスまたは他のプロ ック書き込みパケット転送によってインタラプトできる ので、ブロック書き込みパケット転送が再開するときは いつも、ロードカラーレジスタサイクルも実行しなけれ ばならない。従って4×または8×プロック書き込みパ ケット転送が始まるとき、一時中断からプロック書き込 みパケット転送が再開するとき、ホストが画像システム パスを使用し、これを戻した後プロック書き込みパケッ ト転送が続くときはいつも、ロードカラーレジスタが始 40 まる。アクセスされているメモリがシミュレートされた プロック書き込みを必要とする場合には、ロードカラー レジスタサイクルは実行されない。

【0392】一旦カラーラッチがロードされると、上記条件のうちの1つが発生しなければ、別のロードカラーレジスタサイクルを実行することはない。例えば8×モードでプロック書き込みが開始し、次にシミュレートされたモードと8×モードが交互に変わると、8×モードとなるたびにロードカラーレジスタが繰り返されることはない。

【0393】プロック書き込みパケット転送のための事 象シーケンスは次のとおりである。転送コントローラ8 0は、実行すべきロードカラーレジスタステータスコー ドおよび第1プロック書き込みのアドレスを出力する。 次に転送コントローラ80は、BS[1:0]ピンに入 力された値を読み出す。BS [1:0] が10または1 1に等しければ、パケット転送パラメータ内に含まれる 64ピットのカラーレジスタ値も用いてロードカラーレ ジスタサイクルを完了する。この後に、4×または8× ブロックサイクルを発生してパケット転送を完了する。 一方、BS[1:0]が00であれば、ロードカラーレ ジスタサイクルはデータとしてパケット転送パラメータ 内に含まれる64ピットのカラーレジスタ値およびバイ ト選択信号としてソースデータビットを用いる通常のペ ージモードの書き込みとなる。ページ変更またはより高 い優先度のサイクルからのインタラプトのために、新し い行アクセスが開始された場合、実行すべきロードカラ ーレジスタのステータスコードおよび次のプロック書き 込みのアドレスを出力する工程を、次の宛て先アドレス に対して繰り返す。

【0394】ロードカラーレジスタサイクルが一旦実行 されると、次のようにシーケンスが続く。転送コントロ ーラ80がプロック書き込みステータスコードおよび実 行すべき次のプロック書き込みのアドレスを出力する。 BS [1:0] が10または11である場合、ソースデ ータピットを用いてプロック書き込みページモードサイ クルが完了される。新しい行アクセスが開始されると、 プロック書き込みステータスコードおよび実行すべき次 のプロック書き込みのアドレスを出力するステップが繰 り返される。他方、BS [1:0] が00であれば、ブ ロック書き込みサイクルはパケット転送内に含まれる6 4ピットのカラーレジスタ値をデータとして使用し、ソ ースデータピットをバイト選択ピットとして使用する、 通常のページモード書き込みとなる。新しい行アクセス が開始されると、プロック書き込みステータスコードお よび実行すべき次のブロック書き込みのアドレスを出力 するステップが次の宛て先アドレスに対して繰り返され る。

【0395】転送コントローラ80は実際の4×または8×プロック書き込みを常に実行するように試みる。従ってシミュレートされたプロック書き込みモード中に生じる通常の書き込みサイクルは、常にロードカラーレジスタまたはプロック書き込みステータスコードを有する。

【0396】パケット転送オプションフィールド内のパケットアクセスモードが、シリアルレジスタ転送モードを選択する011であれば、転送コントローラ80のデータ転送モードがディスエーブルされる。転送コントローラ80はアドレスおよびCAS'を出力するだけである。転送コントローラは更に行時間にTRG'、W'お

【0397】メモリからレジスタへの転送である読み出し転送を実行するためのアドレスを発生するのにソースパラメータが使用され、レジスタからメモリへの転送である書き込み転送を実行するのに宛て先メモリが使用さ 10れる。

【0398】ソースおよび宛て先の双方によって実行される各アクセスは、1回の行アクセスである。転送コントローラ80を介するデータの転送は行われないので、宛て先アクセス前にすべてのソースアクセスが実行される。各ソースアクセスはVRAMの行をVRAMシフトレジスタ内に転送させる。実際にはソースパラメータは通常整列したアドレス、1のAカウント、0のBカウントおよび0のCカウントでセットアップされる。従って1回の転送しか実行されない。読み出し転送に対しては20すべての反転CASラインはアクティブであるので、ソースパスサイズ以下のAカウントをセッティングする結果、1回の転送が行われる。従ってほとんどの状況に対して1のソースAカウントが理想的である。

【0399】各宛て先アクセスは、VRAMシフトレジスタのデータをVRAMメモリアレイの行内に転送させる。通常、各宛て先アクセスは次の逐次行アドレスに対する整列された転送となっている。これは、整列された開始アドレス、1のAカウント、行数-1のBカウントおよびVRAM行アドレスピッチに等しいBピッチで宛30て先パラメータをセットアップすることによって行われる。書き込み転送中、すべての反転CASラインが附勢されるので、宛て先パスサイズ以下のAカウントをセットする結果、ライン当たり1回の転送が行われる。従って1の宛て先Aカウントはほとんどの状況に対して理想的である。

【0400】シフトレジスタ転送パケット転送は、VRAMシフトレジスタの内容を変え得る優先度のより高いリクエストによりインタラプトされ得るので、VRAMシフトレジスタが損なわれる可能性がある場合はいつも、読み出し転送サイクルを実行する必要がある。従って、シフトレジスタ転送パケット転送が開始するとき、シフトレジスタ転送パケット転送が一時中断された後に再開するとき、更にホストが使用され、画像システムバスに復帰した後にシフトレジスタ転送パケット転送ノソスは復帰した後にシフトレジスタ転送パケット転送ノソースオペレーション、すなわち読み出し転送が行われる。

【0401】図37にシリアルレジスタ転送パケット転送の簡単な例が示されている。行0は所望のパターンに 50

122

セットされているものとする。パケット転送はこのパターンは行2、4、6、8および10にコピーし、ストライブ状効果を発生するためのものである。

【0402】パケット転送オプションフィールド内のパ ケット転送アクセスモードビットを、1 X X にセットす ることにより、トランスペアレンシーモードをイネーブ ルする。トランスペアレンシーモードのうちの1つを指 定することによりソース上でのトランスペアレンシーオ ペレーションがイネーブルされる。ソースデータはパケ ット転送パラメータ内に指定された64ピットのトラン スペアレンシーモード値と比較される。トランスペアレ ンシーは8、16、32または64ピットデータサイズ として指定できる。1回の64ピットの比較、2回の3 2ピットの比較、4回の64ピットの比較または8回の 8 ピットの比較を行う。比較の結果が真であれば、トラ ンスペアレンシーおよびパイト書き込み回路353(図 38に示される)が対応するパイトストロープをディス エーブルし、宛て先パイトの書き込みを防止する。トラ ンスペアレンシーはオフチップの宛て先にしかサポート されていない。オンチップの宛て先に対するトランスペ アレンシーを指定すると、エラー条件によりパケット転 送が一時中断される。

【0403】ソースデータが宛て先および外部バスサイズに整列された後、トランスペアレンシーおよびバイト書き込み回路353(図38に示されている)によりトランスペアレンシー検出が行われる。バスサイズが64ビット未満であっても、データのうちのすべての8バイトがトランスペアレンシー値の対応する8バイトと比較される。8回の比較は、トランスペアレンシーデータサイズに従ってグループ分けされる。グループ内の比較されるパイトがすべて一致すると、そのグループに関連するバイトストロープCAS/信号がディスエーブルされ、そのグループ内のバイトのいずれかへの書き込みが防止される。

【0404】図37a、37b、37cおよび37d は、それぞれ64ビット、32ビット、16ビットおよ び8ピットのトランスペアレンシーデータサイズに対し てどのように比較を行うかを示している。 & 記号はグル ープを形成するのに、どのバイトの比較をAND演算す るかを示している。図37aが示すように、64ピット のトランスペアレンシーサイズは1回の64ビットの比 較を行う。ソースデータおよびトランスペアレンシー値 が等しければCAS'ストローブのすべてがディスエー ブルされる。それ以外の場合、8パイトのすべてが書き 込まれる。図37bは、32ピットのトランスペアレン シーサイズで2回の32ビットの比較が行われ、それぞ れCAS' [7:4] およびCAS' [3:0] を制御 することを示している。図37cは、16ピットのトラ ンスペアレンシーサイズにおいて、4回の16ビットの 比較が行われ、それぞれCAS' [7:6]、CAS'

[5:4]、CAS'[3:2]およびCAS'[1: 0]を制御することを示している。図37dは8ビット のトランスペアレンシーサイズにて8回の8ピットの比 **較を別々に行い、CAS' [7]、CAS' [6]、C** AS' [5], CAS' [4], CAS' [3], CA S' [2] CAS' [3:2] CAS' [1:0] を制御することを示している。CAS' [7:0] スト ロープは、オペレーションのエンディアンにかかわら ず、データバス上の同一ビットにより常時識別される。 【0405】外部パスへの整列後、トランスペアレンシ 10 ーの比較が行われる。従って外部パスサイズが32ビッ トであれば、64ビットのトランスペアレンシーモード が選択されていても、データは常にトランスペアレンシ 一値のうちのピット31~0(大エンディアンモードで はピット63~32) と比較される。このトランスペア レンシー機構は整数の比較グループに分割できる現在の パスサイズで作動するようになっている。従ってバスサ イズは常にトランスペアレンシーサイズ以上でなければ ならない。

【0406】図38は、宛て先マルチプレクサおよび整 20 列ロジック350の一部である、トランスペアレンシー およびパイト書き込みロジック353の構造を示す。ト ランスペアレンシーレジスタ601は、パケット転送パ ラメータからの64ピットのトランスペアレンシー値を 記憶する。一連の8ピットのコンパレータ611、61 2、613、614、615、616、617および6 18は、トランスペアレンシーレジスタ601内に記憶 されたトランスペアレンシー値のパイトの個々のピット と、宛て先マルチプレクサ351からの整列された宛て 先データのパイトの対応するビットとを比較する。各コ 30 ンパレータ611、612、613、614、615、 616、617、618は、対応するピットが同じであ るかどうかを表示するパイトの等しい信号を発生する。 ハーフワードANDゲート621、622、623およ び624の一組は、パイト0と1、パイト2と3、パイ ト4と5、並びにパイト6と7に対する対応するハーフ ワードの等しい信号をそれぞれ形成する。 2 つのワード ANDゲート631および632は、ハーフワードAN Dゲート621、622、623および624に接続さ れており、パイト0~3 およびパイト4~7 に対する対 40 応するワードの等しい信号を形成する。最後に、ダブル ワードのANDゲート641はワードゲート631およ び632に接続されており、すべての64ビットに対す るダブルワードの等しい信号を形成する。

【0407】マルチプレクサ645は8個のバイトの等しい信号、4つのハーフワードの等しい信号、2つのワードの等しい信号およびダブルワードの等しい信号を受ける。このマルチプレクサ645はパケット転送オプションフィールドのパケット転送アクセスモードのピット17~16に従って選択されたトランスペアレンシーサ 50

イズの表示も受ける。これらピットは表19に示される ようにコード化されている。マルチプレクサ645の出 カバイト書き込みストロープは、それぞれの入力および トランスペアレンシーサイズに基づき、反転CAS信号 を実際に発生する。8ピットのトランスペアレンシーサ イズが選択される場合、バイトの等しい信号がそれぞれ のバイト書き込みストローブを制御する。トランスペア レンシーカラー値と、対応するデータバイトが等しいこ との表示は、バイト書き込みストロープを禁止する。従 ってメモリにはデータは書き込まれない。16ピットの トランスペアレンシーサイズが選択されると、各ハーフ ワードの等しい信号は2つの対応するバイト書き込みス トロープを制御し、よって、各ハーフワードの等しい信 号は2パイトの書き込みストローブを制御する。32ビ ットのトランスペアレンシーサイズが制御されると、各 ワードの等しい信号は4つの対応するバイト書き込みス トローブを制御する。64ビットのトランスペアレンシ ーサイズが選択されると、8つのバイト書き込みストロ ープのすべてがダブルワードの等しい信号によって制御 される。従って、選択されたトランスペアレンシーサイ ズに基づき、トランスペアレンシーサイズに等しいデー タ部分とトランスペアレンシーカラー値との同一性によ り、データの宛て先への書き込みがアポートされる。こ の機能は多くのグラフィックアプリケーションで極めて 有効である。

【0408】パケット転送オプションのパケットアクセスモードが001に等しいときに、周辺デバイスモードが選択されると、周辺デバイス転送が実行される。このモードは周辺デバイスが転送コントローラ80のメモリコントローラを活用し、マルチプロセッサ集積回路100外部のメモリとの間における読み出しまたは書き込みを可能にする。周辺デバイス転送が行われると、にからではメモリアドレスおよび制御ライブするが、データを読み出したり、ドライブするが、データを読み出したり、ドライブするが、データを読み出したり、周辺デバイス、例えば画像システムバスに接続されているホストシステム1は、データの書き込みまたは読み出しを可能にする。周辺転送の読み出しまたは書き込み方向は、パケット転送パラメータをプログラムする方法により決定される。

【0409】メモリから周辺デバイスへの読み出しを行う周辺読み出し転送は、周辺デバイスが必要とするメモリデータにアクセスするよう、パケット転送のソースパラメータをプログラムすることによって発生される。ソースアクセスモードは、次元の定められた転送またはガイド転送のいずれかにできるが、値でフィルする転送にはできない。宛て先転送は宛て先転送モードを000フィールドにセットし、宛て先Aカウントを0にセットすることによりディスエーブルしなければならない。

【0410】周辺デバイスからメモリへの書き込みを行う周辺書き込み転送は、周辺デバイスが書き込みを必要

とするメモリエリアにアクセスするよう、宛て先パラメ ータをプログラムすることによって発生される。宛て先 アクセスモードは次元の定められた転送またはガイド転 送のいずれかにできる。ソース転送はソース転送モード を000にセットし、ソースAカウントを0にセットす ることによりディスエーブルしなければならない。バイ トの宛て先番号がバイトのソース番号を越えたとして も、この例ではパケット転送エラーは生じない。

【0411】周辺デバイスパケット転送リクエストは、 任意の優先度のプロセッサにより送信でき、通常の優先 10 度決定方法を用いてサービスされる。しかしながら通常 のオペレーションはデータの読み出し、書き込みを望む 際に、周辺デバイスに転送を開始させるようになってい る。このような開始は、外部インタラプトを用いること によって行われる。周辺デバイスがサービスを必要とす る際、周辺デバイスはマルチプロセッサ集積回路100 の外部のインタラプト入力の一つにより、マルチプロセ ッサ60をインタラプトできる。マスタプロセッサ60 は次に、インタラプトサービスルーチンの一部として周 辺デバイスパケット転送を送ることができる。サービス 20 ダンスとし、外部トランシーバが設けられていれば、こ ルーチン内でインタラプトがディスエーブルされれば、 この転送は緊急優先度を送ることにより、デジタル画像 */グ*ラフィックプロセッサ71、72、73、74のキ ャッシュリクエストよりも高い優先度を与えることがで

【0412】周辺デバイスがマスタプロセッサ60を一 且インタラプトすると、周辺デバイスは転送コントロー ラ80がデータの読み出し、書き込みをできる前に、パ ケット転送を開始するまで待機しなければならない。周 辺デバイスの転送の開始は、行時間におけるステータス 30 [4:0] 上に出力される特別サイクルタイプのコード によって信号が送られる。読み出しに対しては値001 00が使用され、書き込みに対しては値00101が使 用される。周辺デバイス転送の開始点および終了点は、 常にLASTPAGEレジスタ360を無効にし、行ア クセスを強制的に行わせる。周辺デバイスはデータ転送 をいつ行うかを決定するよう、STATUS [4:0] をモニタしなければならない。転送コントローラ80に より発生されるメモリサイクルのバスサイズのタイプ、 列タイミング等は、サイクルの開始点におけるメモリ識 40

別入力パスサイズ選択BS[1:0]、列タイミング選 択CT [1:0] 等によって選択されるものに対応す る。次に周辺デバイスは、CAS' [7:0]、CLK OUT等を用いる、その後の列アクセスにそのデータ転 送を同期化できる。

【0413】メモリのアドレス指定はパケット転送パラ メータによって行われるので、転送周辺デバイスでは転 送コントローラ80によってアクセスされる順で、デー タを送受信するように準備が整っていなければならな い。周辺デバイスは転送コントローラ80の転送レート に合致したり、転送を低速にするよう、待機ステートを 挿入できるようになっていなければならない。

【0414】周辺デバイスは転送のために画像システム バスを使用しているので、周辺デバイス転送が開始する までバスをドライブしてはならない。これは周辺デバイ スとマルチプロセッサ集積回路100のデータバスとの 間にトランシーバを置き、周辺デバイス転送中にこれら をイネーブルするだけで達成できる。マルチプロセッサ 集積回路100は転送中にそのデータバスを高インピー れをディスエーブルするよう、反転DBENをハイレベ ルで非アクティブとなるようにドライブする。

【0415】転送コントローラ80は、大エンディアン フォーマットまたは小エンディアンフォーマットのいず れかでデータにアクセスできる。このエンディアンモー ドは、バイトをアクセスする方法を選択する。小エンデ ィアンフォーマットではバイトのはワード内の最も右側 のバイトであり、その後に続くバイトは左に向かって番 号がつけられる。大エンディアンフォーマットではパイ トロはワード内の最も左側のバイトであり、その後に続 くパイト2は右側に番号がつけられる。

【0416】アドレスの最小位の3ビットおよび転送す べきパイト数は、有効データパイトの位置を決定する。 表24aおよび24bは、小エンディアンモードで64 ピットパス転送のためのバイト位置を示す。 表24aお よび24bではVは有効バイト位置を示し、0は無効バ イトを示す。点線はそのオペレーションを実行できない ことを示す。

[0417]

【表24】

127 3>0累+佐の		心什数		
アドレスピット	1154	21791	3185	41.11
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 1	A000000 0A00000 00A0000 00A0000 0000000 00000A 000000	00000000 0000000 0000000 0000000 000000	00000VVV 0000VVVO 0000VVVO 0000VVVO 0000VVV	 0000000 00000000 00000000

te 249

32082	化	•	バイト 数		
アドルスピ	`w-	54"1]-	61214	タバント	B1.47h
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	1 0 1	000VVVV 000VVVVV 000VVVVV	00VVVVV 0VVVVV00 	00000000 00000000 	**************************************
11	L 0	==		==	==

泰24品

【0418】 表 25 a および 25 b は、大エンディアン 20* 【0419】 モードにおける 64 ビットバス転送のためのバイト位置 【表 25】 を示す。 *

3 > 0最小後	1	パイト教		
の Pトなえも ^で い	しべるト	21251	3~ょト	41.184
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 1 0 1 1 1	V0000000 OV00000 OV00000 OCOVO00 OCOVO	000000AA 00000AA 00000AA 0000AA 0000AA 000000	000000AA 0000AAA 000AAA 000AAA 000AAA 000AAA 000AAA 000000	0000000 0000000 0000000 0000000 0000000

乾259

チョの気(注のマトロンといい)	1	パイト生	£	_
AL-DXC O	ケベニイト	61:15	ケン・ケー	PK:Th
0 0 0 0 0 1 0 1 0 0 1 1	VVVV000 0VVVVV0 00VVVVV	00VVVVV 00VVVVVV	VVVVVVV0 0VVVVVVV	**************************************
1 0 0 1 0 1 1 1 0				
111				

き 25 ん

【0420】外部バスが32ビットに制限されているとき、データの転送にはバスのうちの最小位の4バイトしか使用しない。このことは、小エンディアン転送ではD[31:0]が使用され、大エンディアン転送に対してはD[63:32]が使用されることを意味している。表26には、小エンディアンのためのアドレスの最小位

の2ビットに基づくバイト位置が示されている。 X は無 視する64ビットパスのバイトを表示し、点線は実行で きない転送を示している。

[0421]

【表26】

129 つっ数:	性		/	" 1 卜 数			130
71-12	o* ",	+	(1°1)	ンバイト	324	41.51	
0)	0 1 0	V000XXXX 0V00XXXX 00V0XXXX	VV00XXXX 0VV0XXXX 00VVXXXX	XXXXVVVV 0VVVXXXX	XXXXVVVV	

走 26

【0422】表27には、大エンディアンのためのアド * [0423] レスの最小位の2ピットに基づくバイト位置が示されて いる。

2・の易	.4.4k	9		ハッイトラ	F S	
うかいなっ	:>^} 	-	10011	2411	3ペット	41:11
	0 0 0 1 1 0		000XXXX 0000 000XXXX 0000 000XXXX	XXXXVV00 XXXXCOVV XXXXCOVV	OVVVXXXX	VVVVXXXX
•						

表习

【0424】外部バスが16ビットに制限されている と、データの転送のために小エンディアンのための最小 20 位の2パイトD[15:0]または大エンディアンのた めのD [63:48] が使用される。表28は、アドレ スの最小位パイトに基づく小エンディアンモードのため のバイト位置を示す。

[0425]

【表28】

最小位の		小人数
マト・ロスピケト	リベイト	21:11-
0	XXXXXXXXX XXXXXXXXV	VVXXXXXX

表28

【0426】表29は、アドレスの最小位ピットに基づ く小エンディアンモードのためのバイト位置を示す。

[0427] 【表29】

アル・ス ラーシト	11071	2/01
^	VOXXXXXX	VVXXXXXV

表29

【0428】外部バスが8ビット用に構成されていると き、データ転送のために小エンディアン用の最小位のバ イトD [7:0] または大エンディアン用D [63:5 6] だけが使用される。

【0429】内部クロスパー上で32ピットの外部デー タを転送する際、転送コントローラ80は表24a、2 4b、25aおよび25bからの1パイト、2パイト、

3バイトおよび4バイトのバイト位置を用いて、通常6 4ピットのアクセスを実行する。内部クロスパー上で1 6 ピットの外部データを転送する際、転送コントローラ 80は表24a、24b、25aおよび25bからの1 パイトおよび2パイトのパイト位置を用いて、通常の6 4ピットアクセスを実行する。

【0430】反転UTIME入力を用いてリセット時に マルチプロセッサ集積回路100のエンディアンモード が選択される。マルチプロセッサ集積回路100は反転 リセット入力上の立ち上がりエッジの前のクロックサイ クルにおけるUTIME'の値をサンプリングし、合致 30 する。UTIME'がリセットの終了時に低レベル

(0) にサンプリングされた場合、マルチプロセッサ集 積回路100は次のハードウェアのリセットが生じるま で、大エンディアンモードで作動する。UTIME'が 高レベル(1)でサンプリングされると、マルチプロセ ッサ集積回路100は小エンディアンモードで作動す る。

【0431】パケット転送パラメータはこれまで述べた ように、ワード (32ビット) レベルのみにおいて、エ ンディアンと独立している。転送コントローラ80はパ 40 ケット転送パラメータをダブルワード(64ピット)転 送として常にフェッチし、記憶する。転送コントローラ 80は選択されたエンディアンに従って32ピットのワ ードをスワップする。ワード内の16ピットの量、例え ばAカウントおよびBカウントは、これら値を含むフィ ールドが単一の32ピットの量とみなされるので、エン ディアンに従ってスワップされることはない。同様に、 64ピットのトランスペアレンシーワードおよび64ピ ットのカラーレジスタ値のフィールドは、常に単一の6 4 ピット量として取り扱われ、そのパイトはエンディア 50 ンに従ってスワップされることはない。

30

【0432】ローカルメモリの読み出しおよび書き込み サイクルは、メモリとプロセッサ集積回路100との間 でデータとインストラクションとを転送するのに使用さ れる。これらサイクルはパケット転送、キャッシュリク エストまたは転送コントローラ80に対するダイレクト 外部アクセスリクエストの結果として生じ得る。読み出 しサイクルはデータをメモリからマルチプロセッサ集積 回路100へ転送する。転送コントローラ80はこのサ イクルの開始点でSTATUS [4:0] 上に0000 0を出力し、読み出しが行われていることを表示する。 サイクル中WE'は高レベルで非アクティブに保持さ れ、TRG'はRAS'の降下後に低レベルにドライブ され、メモリ出力ドライバをイネーブルし、DDIN' はデータトランシーパがマルチプロセッサ集積回路10 0の内部をドライブするように、このサイクル中に低レ ベルでアクティブとなる。転送コントローラ80はD [63:0]をメモリから駆動できるように高インピー ダンスにスイッチングし、適当な熱ステートの間に入力 データをラッチする。転送コントローラ80は常に64

【0433】図39は、高品位テレビシステムにおける、本発明に係わるマルチプロセッサ集積回路100の使用法を示す。図39は、高品位テレビ信号の3つのソースを示している。これら信号としては、放送テレビ信号、コンパクトディスクのリードオンリーメモリ信号およびケーブルテレビ信号がある。

イトとを抽出し、整列する。従って64ビット未満のパ

スサイズに対して、無効パイトを放棄する。

ピットのダブルワードを読み出し、次に適当なデータバ 20

【0434】アンテナ801は高品位テレビ信号を含む放送用無線周波数信号を受信し、テレビチューナー802は特定の無線周波数信号を選択する同調受信機と、無線周波数信号上にエンコードされた画像データを抽出する複合器と、アナログ/デジタルコンパータを含む。従ってテレビチューナー802は、高品位テレビ画像に対応するデジタル信号を発生する。これらデジタル信号はパッファ803に一時的に記憶されるようになっている。

【0435】コンパクトディスクリードオンリーメモリ (CDROM) プレーヤー811は、コンパクトディスク上に永久記録されたデータを読み出す。これらデータは、所望の高品位テレビプログラムに対応した画像データを含む。コンパクトディスクリードオンリーメモリプレーヤー811は、コンパクトディスクから読み出したデジタルデータを一時記憶のためバッファ812へ供給する。バッファ812は、画像システムパスにも接続されている。

【0436】ケーブルシステムボックス821は、ケーブルシステムに双方向に接続する。このような双方向の接続によりケーブルシステムからユーザーに高品位テレビ信号の送信を行い、更にユーザーからケーブルシステ 50

ムヘリクエスト、質問等の送信を行うことができるよう になっている。ケーブルシステムはユーザーへのデジタ ル送信を利用したり、上記無線周波数放送に類似する無 **線周波数送信を利用したりできる。ケーブルシステムボ** ックス821は、デジタル画像データを一時記憶できる よう、バッファ822に供給するための必要な変換回路 を含む。ここでパッファ822画像システムバスにも接 続されていることに留意されたい。高品位テレビは送信 モードに拘わらずデータ圧縮フォーマットで送信する可 能性がかなり高い。マイクロプロセッサ集積回路100 は、圧縮されたデータを受信し、このデータを個々のテ レピフレームにデコンプレス (圧縮解凍) し、フレーム データをピデオランダムアクセスメモリ6に供給するよ うにプログラムされている。先に述べたように、このデ ータはビデオランダムアクセスメモリ6からリコールさ れ、ビデオパレット7へ供給される。ビデオパレット7 は、適当なビデオ信号を発生し、ビデオディスプレイ8 をドライブする。画像データをディスプレイに供給する 際に、画像データをデコンプレスする方法は、マイクロ プロセッサ集積回路100内および画像システムバスに 沿った多数のデータ移動を伴う。転送コントローラ80 はマスタプロセッサ60およびデジタル画像/グラフィ ックプロセッサ71、72、73および74からのパケ

132

【0437】図40は、本発明の別のシステムの実施例 を示す。図40では、マルチプロセッサの集積回路10 1はマスタプロセッサ60と単一のデジタル画像/グラ フィックプロセッサ71を含む。マルチプロセッサ集積 回路101はマルチプロセッサ集積回路100よりも狭 いシリコン基板面積しか必要としないので、より安価に 製造できる。マルチプロセッサ集積回路101は、マル チプロセッサ集積回路100の製造に対して先に述べた 技術と同じ技術を用いて製造される。各デジタル画像/ グラフィックプロセッサの幅は、対応するメモリおよび クロスパー50の関連する部分の幅と一致するので、マ ルチプロセッサ集積回路100をデジタル画像/グラフ ィックプロセッサ71と72との間でカットし、マルチ プロセッサ集積回路101を得ることができる。4つの デジタル画像/グラフィックプロセッサの処理容量が不 要の場合には、アプリケーションのためマルチプロセッ サ集積回路101を用いることができる。

ット転送用リクエストに応答し、このデータ移動を制御

し、更にメモリリフレッシュのような他の画像システム

バスの使用と、このデータ移動とを調和させる。

【0438】図42では、マルチプロセッサ集積回路101がカラーファクシミリ装置の一部として示されている。モデム1301は送受信のための電話回線に双方に結合されている。モデム1301は、バッファ1302とも通信し、このバッファは画像システムパスに更に結合されている。モデム1301は電話回線を介してファクシミリ信号を受信し、モデム1301はこれら信号を

復調し、復調信号は次にバッファ1302に一時的に記 憶される。転送コントローラ80はデジタル画像/グラ フィックプロセッサ71によって処理できるよう、デー タメモリ22、23、24ヘデータを転送することによ り、パッファ1302にサービスする。デジタル画像/ グラフィックプロセッサ71が、入進データの前に位置 づけることができない場合、転送するコントローラ80 はこのデータを場合1302からメモリ9へ転送するこ ともできる。デジタル画像/グラフィックプロセッサ7 1は入進ファクシミリの画像データを処理する。この処 10 理では、画像デコンプレッション、ノイズ低減、誤り訂 正、カラーベース補正等を行ってもよい。一旦処理した 場合、転送コントローラ80は画像データをデータメモ リ22、23、24からピデオランダムアクセスメモリ (VRAM) 1303へ転送する。プリンタコントロー - ラ1304は、フレームコントローラ90の制御によ り、画像データをリコールし、これをカラープリンタ1 305へ供給し、このプリンタはハードコピーを作成す

【0439】図40の装置はカラーファクシミリを送る 20 こともできる。撮像デバイス3はソース原画をスキャン する。撮像デバイス3はフレームコントローラ90の制 御により作動している画像キャプチャコントローラ4 へ、生の画像データを供給する。この画像データは、ビ デオランダムアクセスメモリ1303に記憶される。図 40に示された実施例は、別個のビデオランダムアクセ スメモリを利用している図1の実施例と対照的に、画像 キャプチャと画像ディスプレイの双方のためにピデオラ ンダムアクセスメモリ1303を共用している。転送コ ントローラ80は、この画像データをデータメモリ2 2、23、24へ転送する。次にデジタル画像/グラブ ィックプロセッサ71は、データ圧縮、誤り訂正冗長 性、カラーベース補正等のために画像データを処理す る。この処理されたデータはファクシミリ転送をサポー トするのに必要なように、転送コントローラ80によっ てパッファ1303へ転送される。転送コントローラ8 0は相対的データレートに応じてバッファ1302への 転送前に一時的にメモリ9にデータを記憶する。 バッフ ァ1302内のこの画像データは、モデム1301によ り変調され、電話回線を通して送信される。

【0440】撮像デバイスとカラープリンタとが同じシステム内に設けられているので、このシステムはカラー複写機としても作動できることに留意されたい。この場合、データ圧縮とデコンプレッションは不要である。しかしながらノイズ低減およびカラーベース補正のためには、まだデジタル画像/グラフィックプロセッサ71が有効である。コピーが原画と異なるカラーを有するように、色を注意深くずらすように、デジタル画像/グラフィックプロセッサ71をプログラムすることも可能である。フォールスカラーリングとして知られているこの技50

134

術は、データのダイナミックレンジを利用可能なプリントカラーのダイナミックレンジに合わせるのに有効である。

【0441】以上の説明に関して更に以下の項を開示する。

(1) 複数の対応するアドレスにデータを記憶するメモ リと、パケット転送リクエストと、パケット転送パラメ ータとを受ける動作をする制御回路であって、該パケッ ト転送パラメータが、スタートアドレスと、ある数のガ イドテーブルエントリと、テーブルポインタとを含む、 前記制御回路と、前記数のガイドテーブルエントリを含 むガイドテープルであって、それぞれのガイドテーブル エントリが、アドレス値およびアドレスのプロックを定 義するディメンション値を含み、前記テーブルポインタ が最初に前記ガイドテーブル内の第1ガイドテーブルエ ントリをポイントする、前記ガイドテーブルと、前記制 御回路に結合せしめられたアドレス発生回路であって、 該アドレス発生回路が、前記パケット転送パラメータか ら、前記スタートアドレスと、前記数のガイドテーブル エントリと、前記テーブルポインタとを受ける動作を し、前記アドレス発生回路が、前記ガイドテーブルエン トリに対応するメモリアクセス用のアドレスのプロック の集合を、前記スタートアドレスと、前記テーブルポイ ンタによりポイントされた前記ガイドテーブルエントリ の前記アドレス値と、の所定の組合せから、プロックス タートアドレスであって、該第1プロックスタートアド レスが前記スタートアドレスである、前記プロックスタ ートアドレスを形成し、該プロックスタートアドレス と、前記テーブルポインタによりポイントされた前記ガ イドテーブルエントリの前記ディメンション値と、から アドレスのプロックを形成し、アドレスの該プロックに メモリアクセスを行い、もしガイドテーブルエントリの 前記数よりも少ないメモリアクセスしか行われ終わって いなければ、前記メモリアクセスに続いて、前記ガイド テーブルの次のエントリをポイントするように前記テー ブルポインタを更新する、ことによって形成する、前記 アドレス発生回路と、を含む、データ処理装置。

【0442】(2)前記アドレス発生回路が、前記アドレス値を前記前のプロックスタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の前記所定の組合せを形成する、第1項記載のデータ処理装置。

【0443】(3)前記アドレス発生回路が、前記テーブルポインタによりポイントされた前記ガイドテーブル値を前記スタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の前記所定の組合せを形成する、第1項記載のデータ処理装置。

【0444】(4) それぞれのガイドテーブルエントリの前記ディメンション値が、画素のアレイの水平ディメンション値および垂直ディメンション値を含む、第1項記載のデータ処理装置。

【0445】(5)前記メモリアクセスが、アドレスの前記ブロックからのメモリリードから成る、第1項記載のデータ処理装置。

【0446】(6)前記メモリアクセスが、アドレスの前記ブロックへのメモリライトから成る、第1項記載のデータ処理装置。

【0447】(7)単一半導体チップ上に、メモリと、 パケット転送リクエストを発生する回路を有するデータ プロセッサと、前記メモリと、前記データプロセッサ と、に接続されたデータ転送制御装置であって、該デー 夕転送制御装置が、パケット転送リクエストと、パケッ ト転送パラメータとを受ける動作をする制御回路であっ て、眩パケット転送パラメータが、スタートアドレス と、ある数のガイドテーブルエントリと、テーブルポイ ンタとを含む、前記制御回路と、前記数のガイドテープ ルエントリを含むガイドテーブルであって、それぞれの 20 ガイドテープルエントリが、アドレス値およびアドレス のプロックを定義するディメンション値を含み、前記テ ーブルポインタが最初に前記ガイドテーブル内の第1ガ イドテーブルエントリをポイントする、前記ガイドテー ブルと、前記制御回路に結合せしめられたアドレス発生 回路であって、該アドレス発生回路が、前記パケット転 送パラメータから、前記スタートアドレスと、前記数の ガイドテープルエントリと、前記テープルポインタとを 受ける動作をし、前記アドレス発生回路が、前記ガイド テープルエントリに対応するメモリアクセス用のアドレ 30 スのプロックの集合を、前記スタートアドレスと、前記 テーブルポインタによりポイントされた前記ガイドテー ブルエントリの前配アドレス値と、の所定の組合せか ら、プロックスタートアドレスであって、該第1プロッ クスタートアドレスが前記スタートアドレスである、前 記プロックスタートアドレスを形成し、眩プロックスタ ートアドレスと、前記テーブルポインタによりポイント された前記ガイドテーブルエントリの前記ディメンショ ン値と、からアドレスのプロックを形成し、アドレスの **該プロックにメモリアクセスを行い、もしガイドテープ 40** ルエントリの前記数よりも少ないメモリアクセスしか行 われ終わっていなければ、前記メモリアクセスに続い て、前記ガイドテーブルの次のエントリをポイントする ように前記テーブルポインタを更新する、ことによって 形成する、前記アドレス発生回路と、を含む、前記デー 夕転送制御装置と、を備えた、集積回路。

【0448】(8)前記アドレス発生回路が、前記アドレス値を前記前のプロックスタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエント 50

リの前記アドレス値と、の前記所定の組合せを形成する、第7項記載の集積回路。

【0449】(9)前記アドレス発生回路が、前記テーブルポインタによりポイントされた前記ガイドテーブル値を前記スタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の前記所定の組合せを形成する、第7項記載の集積回路。

10 【0450】(10) それぞれのガイドテーブルエント リの前記ディメンション値が、画素のアレイの水平ディ メンション値および垂直ディメンション値を含む、第7 項記載の集積回路。

【0451】(11)前記メモリアクセスが、アドレス の前記ブロックからのメモリリードから成る、第7項記 載の集積回路。

【0452】(12)前記メモリアクセスが、アドレス の前記プロックへのメモリライトから成る、第7項記載 の集積回路。

【0453】(13)前記単一半導体チップ上に含まれない外部メモリにアクセスする動作をする外部メモリインタフェースをさらに含み、前記アドレス発生回路が、前記メモリおよび前記外部メモリの双方を含むアドレスを発生する、第7項記載の集積回路。

【0454】(14)複数の位置に情報を記憶するステップと、パケットリクエストを受けてスタートアドレスおよび制御信号を供給するステップと、該スタートアドレス、制御信号、およびパッチ値に応答してパッチアドレスを発生するステップと、パッチ情報をデコードしてディメンション値およびパッチ値を供給するステップと、前記スタートアドレスと、前記ディメンション値と、前記パッチ値とに応答してパッチアドレスを発生するステップと、を含む、データ処理装置を操作する方法。

【0455】(15)複数の対応するアドレスにデータ を記憶するメモリと、パケット転送リクエストと、パケ ット転送パラメータとを受ける動作をする制御回路であ って、該パケット転送パラメータが、スタートアドレス と、アドレスのプロックを定義するディメンション値 と、ある数のガイドテープルエントリと、テーブルポイ ンタとを含む、前記制御回路と、前記数のガイドテープ ルエントリを含むガイドテーブルであって、それぞれの ガイドテープルエントリがアドレス値を含み、前記テー ブルポインタが最初に前記ガイドテーブル内の第1ガイ ドテーブルエントリをポイントする、前記ガイドテーブ ルと、前記制御回路と、前記ガイドテーブルと、に結合 せしめられたアドレス発生回路であって、該アドレス発 生回路が、前記パケット転送パラメータから、前記スタ ートアドレスと、前記ディメンション値と、前記数のガ イドテーブルエントリと、前記テーブルポインタとを受 ける動作をし、前記アドレス発生回路が、前記ガイドテ ープルエントリに対応するメモリアクセス用のアドレス のプロックの集合を、前記スタートアドレスと、前記テ ーブルポインタによりポイントされた前記ガイドテーブ ルエントリの前記アドレス値と、の所定の組合せから、 プロックスタートアドレスであって、該第1プロックス タートアドレスが前記スタートアドレスである、前記プ ロックスタートアドレスを形成し、該プロックスタート アドレスと、前記ディメンション値とからアドレスのブ ロックを形成し、アドレスの該ブロックにメモリアクセ 10 スを行い、もしガイドテーブルエントリの前記数よりも 少ないメモリアクセスしか行われ終わっていなければ、 前記メモリアクセスに続いて、前記ガイドテーブルの次 のエントリをポイントするように前記テーブルポインタ を更新する、ことによって形成する、前記アドレス発生 回路と、を含む、データ処理装置。

137

【0456】(16)前記アドレス発生回路が、前記ア ドレス値を前記前のブロックスタートアドレスに加算す ることにより、前記スタートアドレスと、前記テーブル ポインタによりポイントされた前記ガイドテーブルエン 20 トリの前記アドレス値と、の前記所定の組合せを形成す る、第15項記載のデータ処理装置。

【0457】(17)前記アドレス発生回路が、前記テ ーブルポインタによりポイントされた前記ガイドテーブ ル値を前記スタートアドレスに加算することにより、前 記スタートアドレスと、前記テーブルポインタによりポ イントされた前記ガイドテーブルエントリの前記アドレ ス値と、の前記所定の組合せを形成する、第15項記載 のデータ処理装置。

【0458】(18)前記パケット転送パラメータの前 30 記ディメンション値が、画素のアレイの水平ディメンシ ョン値および垂直ディメンション値を含む、第15項記 載のデータ処理装置。

【0459】(19)前記メモリアクセスが、アドレス の前記プロックからのメモリリードから成る、第15項 記載のデータ処理装置。

【0460】(20)前記メモリアクセスが、アドレス の前記プロックへのメモリライトから成る、第15項記 載のデータ処理装置。

【0461】(21)単一半導体チップ上に、メモリ と、パケット転送リクエストを発生する回路を有するデ ータプロセッサと、前記メモリと、前記データプロセッ サと、に接続されたデータ転送制御装置であって、該デ ータ転送制御装置が、パケット転送リクエストと、パケ ット転送パラメータとを受ける動作をする制御回路であ って、該パケット転送パラメータが、スタートアドレス と、アドレスのブロックを定義するディメンション値 と、ある数のガイドテーブルエントリと、テーブルポイ ンタとを含む、前記制御回路と、前記数のガイドテープ ルエントリを含むガイドテーブルであって、それぞれの 50 ない外部メモリにアクセスする動作をする外部メモリイ

ガイドテーブルエントリがアドレス値を含み、前記テー ブルポインタが最初に前記ガイドテーブル内の第1ガイ ドテーブルエントリをポイントする、前記ガイドテーブ ルと、前記制御回路と、前記ガイドテーブルと、に結合 せしめられたアドレス発生回路であって、該アドレス発 生回路が、前記パケット転送パラメータから、前記スタ ートアドレスと、前記ディメンション値と、前記数のガ イドテーブルエントリと、前記テーブルポインタとを受 ける動作をし、前記アドレス発生回路が、前記ガイドテ ープルエントリに対応するメモリアクセス用のアドレス のプロックの集合を、前記スタートアドレスと、前記テ ーブルポインタによりポイントされた前記ガイドテーブ ルエントリの前記アドレス値と、の所定の組合せから、 プロックスタートアドレスであって、該第1プロックス タートアドレスが前記スタートアドレスである、前記ブ ロックスタートアドレスを形成し、該プロックスタート アドレスと、前記パケット転送パラメータの前記ディメ ンション値とからアドレスのブロックを形成し、アドレ スの該プロックにメモリアクセスを行い、もしガイドテ ーブルエントリの前記数よりも少ないメモリアクセスし か行われ終わっていなければ、前記メモリアクセスに続 いて、前記ガイドテーブルの次のエントリをポイントす るように前記テーブルポインタを更新する、ことによっ て形成する、前記アドレス発生回路と、を含む、前記デ ータ転送制御装置と、を備えた、集積回路。

【0462】(22)前記アドレス発生回路が、前記ア ドレス値を前記前のプロックスタートアドレスに加算す ることにより、前記スタートアドレスと、前記テーブル ポインタによりポイントされた前記ガイドテーブルエン トリの前記アドレス値と、の前記所定の組合せを形成す る、第21項記載の集積回路。

【0463】(23)前記アドレス発生回路が、前記テ ープルポインタによりポイントされた前記ガイドテープ ル値を前記スタートアドレスに加算することにより、前 記スタートアドレスと、前記テーブルポインタによりポ イントされた前記ガイドテープルエントリの前記アドレ ス値と、の前記所定の組合せを形成する、第21項記載 の集積回路。

【0464】(24)前記パケット転送パラメータの前 記ディメンション値が、画素のアレイの水平ディメンシ ョン値および垂直ディメンション値を含む、第21項記 載の集積回路。

【0465】(25)前記メモリアクセスが、アドレス の前記プロックからのメモリリードから成る、第21項 記載の集積回路。

【0466】(26)前記メモリアクセスが、アドレス の前記プロックへのメモリライトから成る、第21項記 載の集積回路。

【0467】(27)前記単一半導体チップ上に含まれ

ンタフェースをさらに含み、前記アドレス発生回路が、 前記メモリおよび前記外部メモリの双方を含むアドレス を発生する、第21項記載の集積回路。

【0468】(28)複数の位置に情報を記憶するステップと、パケットリクエストを受けて、スタートアドレスと、制御信号と、パッチ値と、を供給するステップと、眩スタートアドレスと、該制御信号と、該パッチ値と、に応答してパッチアドレスを発生するステップと、を含む、画像処理装置を操作する方法。

【0469】(29) 本発明は、メモリアクセスのアド 10 レスの制御様式に関する。本発明のデータ処理装置は、 メモリと、制御回路と、ガイドテーブルと、アドレス発 生回路と、を含む。該制御回路は、パケット転送リクエ ストと、パケット転送パラメータとを受ける。核パケッ ト転送パラメータは、スタートアドレスと、ある数のガ イドテーブルエントリと、テーブルポインタとを含む。 前記ガイドテーブルは、ガイドテーブルエントリを含 み、それぞれのガイドテーブルエントリは、アドレス値 およびアドレスのブロックを定義するディメンション値 を含む。前記テーブルポインタは、最初に前記ガイドテ ープル内の第1ガイドテープルエントリをポイントす る。前記アドレス発生回路は、前記スタートアドレス と、前記ガイドテーブルエントリの前記アドレス値と、 の所定の組合せから形成されるスタートアドレスを有す る、それぞれのガイドテーブルエントリに対応するメモ リアクセス用のアドレスのプロックの集合を形成する。 アドレスの眩プロックは、前記ディメンション値から形 成される。前記メモリアクセスに続いて、前記アドレス 発生回路は、前記ガイドテーブルの次のエントリをポイ ントするように前記テープルポインタを更新する。前記 30 アドレス発生回路は、随意選択的に、前記アドレス値を 前記前のプロックスタートアドレスに加算することによ り、または、前記ガイドテーブル値を前記スタートアド レスに加算することにより、スタートアドレスと、ガイ ドテーブルエントリのアドレス値と、の前記所定の組合 せを形成しうる。前記メモリアクセスは、アドレスの前 記プロックからのメモリリード、または、アドレスの前 記プロックへのメモリライトでありうる。実施例におい ては、メモリと、データプロセッサと、上述のメモリア クセスを行うデータ転送制御装置とは、単一半導体チッ プ内に構成される。該データ転送制御装置は、オンチッ プメモリと同様に、外部メモリにアクセスしうる。

【0470】 警告:著作権1991年テキサスインスツルメンツ社 本特許文献の開示の一部は、著作権およびマスクワーク保護の対象となる資料を含む。この著作権およびマスクワークの所有者は、米国特許庁の特許ファイルまたは記録にある特許文献または特許の開示の、何人によるコピーに反対するものではないが、それ以外に対しては、すべての著作権およびマスクワークの権利を留保するものである。

【0471】関連出願とのクロスレファレンス:本願は、下記の米国特許および継続中の米国特許出願に開示された発明の改良に関するもので、下記の特許および米国特許出願はすべてテキサスインスツルメンツ社に譲渡されたものであり、これらのいずれも参考例として援用する。

【0472】1994年6月21日に出願された「プロセッサとメモリをクロスバーリンクしたマルチプロセッサおよびその作動方法」を発明の名称とする、米国特許出願第08/263,501号。この出願は、1993年10月12日出願され現在放棄された米国特許出願第08/135,754号の継続出願であり、1992年8月21日に出願され現在放棄されている米国特許出願第07/933,865号は、1989年11月17日出願され現在放棄されている米国特許出願第07/933,865号は、1989年11月17日出願され現在放棄されている米国特許出願第07/435,591号の継続出願である。

【0473】1989年11月17日出願され1993年5月18日に発行された「SIMD/MIMD再構成可能なマルチプロセッサおよびオペレーション方法」を発明の名称とする米国特許第5,212,777号。

【0474】1989年11月17日出願され現在放棄されている米国特許出願第07/437,856号の継続出願である、1992年6月5日出願され現在放棄されている米国特許出願第07/895,565号の継続出願である、1994年6月22日出願された「マルチプロセッサ用再構成可能な通信およびそのオペレーション方法」を発明の名称とする米国特許出願第08/264,111号。

【0475】1989年11月17日出願され現在放棄されている米国特許出願第07/437,852号の継続出願である、1994年6月22日出願された「小エリアのクロスバーおよびそのオペレーション方法」を発明の名称とする米国特許出願第08/264,582号。

【0476】1989年11月17日出願され現在放棄されている米国特許出願第07/437,853号の継続出願である、1993年5月15日出願された「同期されたMIMDマルチ処理システムおよびそのオペレーション方法」を発明の名称とする米国特許出願第08/032,530号。

【0477】1989年11月17日出願され、1993年3月23日発行された「スライスされたアドレス指定用マルチプロセッサおよびそのオペレーション方法」を発明の名称とする米国特許第5,197,140号。【0478】1989年11月17日出願され、1994年8月16日発行された「画像データの二進ストリーム内の1の数をカウントするための相互接続された半加算器のマトリックスを利用する1をカウントする回路」を発明の名称とする米国特許第5,339,447号。

【0479】1989年11月17日出願され、199 3年8月24日に発行された「SIMDモードで作動す る際にデータメモリとしてMIMDインストラクション メモリを再利用するデュアルモードのSIMD/MIM Dプロセサ」を発明の名称とする米国特許第5、23 9,654号。

【0480】1989年11月17日出願され現在放棄 されている米国特許出願第437,854号の継続出願 である、1992年6月29日に出願された「イメージ ングコンピュータおよびそのオペレーション方法」を発 10 明の名称とする米国特許出願第07/911,562

【0481】1989年11月17日出願され、199 3年7月6日に発行された「集積クロスポイントロジッ クを有するスイッチマトリックスおよびそのオペレーシ ョン方法」を発明の名称とする米国特許第5,226, 125号。

【0482】1993年11月30日出願された「パレ ルローテータを備えた3入力端論理ユニット」を発明の 名称とする米国特許出願第08/160, 299号。

【0483】1993年11月30日出願された「複数 の独立部分および各部分からの結果の表示ビットを記憶 するレジスタを有する算術論理ユニット」を発明の名称 とする米国特許出願第08/158,742号。

【0484】1993年11月30日出願された「レジ スタペア条件からのメモリストア」を発明の名称とする 米国特許出願第08/160,118号。

【0485】1993年11月30日出願され現在放棄 されている米国特許出願第08/160、115号の継 続出願である、1994年10月17日出願された「繰 30 り返しごとに複数の商ピットを形成する繰り返し割り算 装置、システムおよび方法」。

【0486】1993年11月30日出願された「混合 された算術およびブール組み合わせを形成する3入力端 算術論理ユニット」を発明の名称とする米国特許出願第 08/159, 285号。

【0487】1993年11月30日出願された「単一 データワードの複数の等しい部分におけるデータの合計 を計算する方法、装置およびシステム」を発明の名称と する米国特許出願第08/160, 119号。

【0488】1993年11月30日出願された「サイ ズ検出のため最小位ピットの変化を用いるハフマンコー ド化方法、回路およびシステム」を発明の名称とする米 国特許出願第08/159, 359号。

【0489】1993年11月30日出願された「負の 数を変換するため条件付き減算を利用するハフマンコー ド化方法、回路およびシステム」を発明の名称とする米 国特許出願第08/160,296号。

【0490】1993年11月30日出願された「複数 の絶対値の差を合計するための方法、装置およびシステ 50 名称とする米国特許出願第08/159,282号。

ム」を発明の名称とする米国特許出願第08/160, 112号。

【0491】1993年11月30日出願された「排他 的ORによる最も左側の1の検出を利用する繰り返し割 り算装置、システムおよび方法」を発明の名称とする米 国特許出願第08/160, 120号。

【0492】1993年11月30日出願された「2つ の独立アドレスの選択的マージを利用するアドレス発生 器」を発明の名称とする米国特許出願第08/160. 114号。

【0493】1993年11月30日出願された「相関 化方法、装置およびシステム」を発明の名称とする米国 特許出願第08/160, 116号。

【0494】1993年11月30日出願された「複数 の独立したプロセッサオペレーションを制御する長いイ ンストラクションワード」を発明の名称とする米国特許 出願第08/160, 297号。

【0495】1993年11月30日出願された「直交 データ変換のための回転レジスタ」を発明の名称とする 米国特許出願第08/159, 346号。

【0496】1993年11月30日出願された「メデ ィアンフィルタ方法、回路およびシステム」を発明の名 称とする米国特許出願第08/159,652号。

【0497】1993年11月30日出願された「条件 レジスタソース選択を備えた算術論理ユニット」を発明 の名称とする米国特許出願第08/159,344号。

【0498】1993年11月30日出願された「繰り 返しによる除算のための装置、システムおよび方法」を 発明の名称とする米国特許出願第08/160,301

【0499】1993年11月30日出願された「冗長 コード化された乗算の結果を利用する乗算丸め方法」を 発明の名称とする米国特許出願第08/159,650

【0450】1993年11月30日出願された「スプ リット乗算方法」を発明の名称とする米国特許出願第0 8/159, 349号。

【0451】1993年11月30日出願された「ゼロ の条件テストを含む混合形条件テストおよびプランチ演 算」を発明の名称とする米国特許出願第08/158, 741号。

【0452】1993年11月30日出願された「パッ クされたワード対の乗算方法」を発明の名称とする米国 特許出願第08/160, 302号。

【0453】1993年11月30日出願された「シフ タを備えた3入力端算術論理ユニット」を発明の名称と する米国特許出願第08/160,573号。

【0454】1993年11月30日出願された「マス ク発生器を備えた3入力端算術論理ユニット」を発明の 20

【0455】1993年11月30日出願された「バレルローテータおよびマスク発生器を備えた3入力端算術論理ユニット」を発明の名称とする米国特許出願第08/160,111号。

【0456】1993年11月30日出願された「シフタおよびマスク発生器を備えた3入力端算術論理ユニット」を発明の名称とする米国特許出願第08/160,298号。

【0457】1993年11月30日出願された「第2 入力と第3入力のブール組み合わせプラス第2入力と第 10 3入力の第2ブール組み合わせが加算された第1入力の 合計を計算する3入力端算術論理ユニット」を発明の名 称とする米国特許出願第08/159,345号。

【0458】1993年11月30日出願された「第 1、第2および第3入力のブール組み合わせプラス第 1、第2、第3入力の第2ブール組み合わせの合計を計算する3入力端算術論理ユニット」を発明の名称とする 米国特許出願第08/160,113号。

【0459】1993年11月30日出願された「桁上 げ伝搬ロジックを利用する3入力端算術論理ユニット」 を発明の名称とする米国特許出願第08/159,64 0号

【0460】1993年11月30日出願された「書き込み優先権を利用するIF、THENオペレーションのためのデータ処理装置、システムおよび方法」を発明の名称とする米国特許出願第08/160,300号。

【0461】1993年3月8日出願された「MPベクトルインストラクションFP+LOAD/STORE」を発明の名称とする米国特許出願第08/207,989号(TI整理番号15521)。

【0462】1993年3月8日出願された「不動点少数のための正規化方法」を発明の名称とする米国特許出願第08/ 号(TI整理番号18695)。

【0463】本願は下記の米国特許出願とも関連しており、これらのいずれも参考例としてここに授用する。

【0464】1993年3月8日出願された「PP転送プロセッサにおけるトランスペアレンシーおよび平面マスキング」を発明の名称とする米国特許出願第08/208,413号。

【0465】1993年3月8日出願された「トランス 40ペアレンシーを備えたPIXBLT」を発明の名称とする米国特許出願第08/208,161号。

【0466】1993年3月8日出願された「プロセッサからのメッセージパッシングおよびプラストインタラプト」を発明の名称とする米国特許出願第08/208,171号。

【0467】1993年3月8日出願された「X、Y次元を備えたガイド転送および変数ステッピング」を発明の名称とする米国特許出願第08/209,123号。

【0468】1993年3月8日出願された「ガイド転 50

送ラインドローイング」を発明の名称とする米国特許出 願第08/209,124号。

144

【0469】1993年3月8日出願された「異なるメモリタイプを同時に制御する転送プロセッサ用メモリインターフェース」を発明の名称とする米国特許出願第08/208,517号。

【0470】1993年3月8日出願された「TP転送 プロセッサのアーキテクチャ」を発明の名称とする米国 特許出願第08/207,503号。

【図面の簡単な説明】

【図1】本発明の画像処理システムのシステムアーキテクチャを示す図。

【図2】単一集積回路マルチプロセッサのアーキテクチャを示す図。

【図3】デジタル画像/グラフィックプロセッサのイン タラプトイネーブルおよびインタラプトフラグレジスタ を示す図

【図4】共通ワードのフイールドを示す図。

【図5】デジタル画像/グラフィックプロセッサの通信 レジスタを示す図。

【図6】画像システムバスの優先度およびオペレーション方法を示す図。

【図7】クロスパー優先度およびマルチプロセッサ集積 回路内のオペレーション方法を示す図。

【図8】本発明の実施例の転送プロセッサ構造を示す 図。

【図9】LASTPAGEレジスタの使用を示す図。

【図10】外部メモリシーケンサのステート図およびオペレーション方法を示す図。

【図11】ソースマシン構造を示す図。

【図12】パケット転送FIFOバッファ、キャッシュ バッファ算術演算およびプロックの例を示す図。

【図13】バッファカウント算術演算およびブロックの例を示す図。

【図14】 a は小エンディアンパケット転送F I F O パッファの例および方法を示す図。 b は大エンディアンパケット転送F I F O パッファの例および方法を示す図。

【図15】プロセッサのパラメータメモリの使用例を示す図。

【図16】リンクされたリストパケット転送方法の一例 を示す図。

【図17】次元の定められたパケット転送方法の一例を 示す図。

【図18】固定パッチのデルタガイドパケット転送方法 の一例を示す図。

【図19】固定パッチのオフセットガイド転送方法の一例を示す図。

【図20】固定パッチのオフセットガイドルックアップ テーブルパケット転送方法の一例を示す図。

【図21】小エンディアン可変パッチガイドテーブルフ

146

オーマットを示す図。

【図22】大エンディアン可変パッチガイドテーブルフォーマットを示す図。

【図23】可変パッチデルタガイドパケット転送方法の 一例を示す図。

【図24】可変パッチオフセットガイドパッチ転送方法 の一例を示す図。

【図25】ソーストランスペアレンシーパラメータを備えた、次元の定められたパケット転送の一例を示す図。

【図26】フィルパラメータを備えた、次元の定められ 10 たパケット転送の一例を示す図。

【図27】次元の定められたソースおよび固定パッチガイド宛て先パケット転送パラメータの一例を示す図。

【図28】次元の定められたソースおよび可変パッチガイド宛て先パケット転送パラメータの一例を示す図。

【図29】次元の定められたブロック書き込みパケット 転送パラメータの一例を示す図。

【図30】パケット転送パラメータのエンコーディングを示す図。

【図31】パケット転送タイマー構造を示す図。

【図32】一時中断されたパケット転送パラメータの記憶方法の一例を示す図。

【図33】一時中断されたパケットサービスパラメータ のエンコーディングを示す図。

【図34】小エンディアンモードでの8×プロック書き*

* 込みビット再マッピングにおけるビット再マッピングの 一例を示す図。

【図35】小エンディアンモードでの4×ブロック書き 込みビット再マッピングにおけるビット再マッピングの 一例を示す図。

【図36】シリアルレジスタ転送方法の-例を示す図。

【図37】トランスペアレンシーオペレーションを示す図。

【図38】トランスペアレンシーおよびバイト書き込み ロジック回路の実施例を示す図。

【図39】高品位テレビシステムの一実施例を示す図。


【図40】単一のデジタル画像/グラフィックプロセッサを有するマルチプロセッサ集積回路を含むカラーファクシミリシステムの一実施例を示す図。

【符号の説明】


- 1 ホスト処理システム
- 2 ホスト周辺デパイス
- 3 撮像デバイス
- 4 画像キャプチャコントローラ
- 5、6 ビデオラム
 - 7 ビデオパレット
- 8 ビデオディスプレイ
- 9 メモリ
- 16 トランシーバ
- 100 マルチプロセッサ集積回路

【図2】


20





【図34】





4 6 8 Q 68027 21 6543221 5543211 55 外部デバイス上のデ 9 8!7 6 16 6 6 615 5 5 515 5 5 515 5 11 0 11 2 1 0 19 6 7 615 4 3 211 0 1 # 50 P



















【図7】



(79) 特開平8-77347


【図10】



(80)

特開平8-77347

【図11】





[図33]




(81)


特開平8-77347









【図20】




【図24】




【図28】 【図30】 ピ小番号 ワード番号 31 MS 30 29 28 27 子的 PT+60 **予约** PT+56 予的 Pf+52 皮板板送先Cアシス指定 反転板送先Bアシス指定 PT+48 7 B 反転アルス指定 **昼差先ガイドテーブルポインタ** PT+44 反転ソースCプトレス批定 ソースBCピッチ PT+40 反転ソース8アトレス指定 転送 免ABビッチ P1+36 ソースパラメータと転送先パラメータを交換 PT+32 ソースABピッチ PT アクセスモード PT+2B エントリーの叙述先番号 PT+24 P1+20 子的 子的 ソースBカケント ソースAカウント PT+16 _1 _0 転送免勧益/ベースアドレス PT+12 ソース開始アドレス P1+8 PT+4 PTオプション PÎ 次のPT競給アドレス 板送先板送モ・ド **転送免更新モード**












【図37】



[図39]



【図40】



【手続補正書】

【提出日】平成7年6月8日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 画像/グラフィックス処理用のデータ

処理装置およびその操作方法

【特許請求の範囲】

【請求項1】 複数の対応するアドレスにデータを記憶するメモリと、

パケット転送リクエストと、パケット転送パラメータとを受ける動作をする制御回路であって、該パケット転送パラメータが、スタートアドレスと、ある数のガイドテーブルエントリと、テーブルポインタとを含む、前記制御回路と、

前記数のガイドテーブルエントリを含むガイドテーブルであって、それぞれのガイドテーブルエントリが、アドレス値およびアドレスのプロックを定義するディメンション値を含み、前記テーブルポインタが最初に前記ガイドテーブル内の第1ガイドテーブルエントリをポイントする、前記ガイドテーブルと、

前記制御回路に結合せしめられたアドレス発生回路であって、該アドレス発生回路が、前記パケット転送パラメータから、前記スタートアドレスと、前記数のガイドテーブルエントリと、前記テーブルポインタとを受ける動作をし、前記アドレス発生回路が、前記ガイドテーブルエントリに対応するメモリアクセス用のアドレスのプロックの集合を、

前記スタートアドレスと、前記テーブルポインタにより ポイントされた前記ガイドテーブルエントリの前記アド レス値と、の所定の組合せから、プロックスタートアド レスであって、該第1ブロックスタートアドレスが前記 スタートアドレスである、前記プロックスタートアドレ スを形成し、

該プロックスタートアドレスと、前記テープルポインタによりポイントされた前記ガイドテーブルエントリの前記ディメンション値と、からアドレスのブロックを形成し、

アドレスの該ブロックにメモリアクセスを行い、 もしガイドテーブルエントリの前記数よりも少ないメモ リアクセスしか行われ終わっていなければ、前記メモリ アクセスに続いて、前記ガイドテーブルの次のエントリ をポイントするように前記テーブルポインタを更新す る、ことによって形成する、前記アドレス発生回路と、 を含む、データ処理装置。

【請求項2】 複数の位置に情報を記憶するステップと、

パケットリクエストを受けてスタートアドレスおよび制 御信号を供給するステップと、

該スタートアドレスと、制御信号と、パッチ値と、に応 答してパッチアドレスを発生するステップと、

パッチ情報をデコードしてディメンション値およびパッチ値を供給するステップと、

前記スタートアドレスと、前記ディメンション値と、前 記パッチ値とに応答してパッチアドレスを発生するステ ップと、を含む、データ処理装置を操作する方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、デジタルデータ処理の 技術分野にあり、より詳細には特にデジタル画像/グラ フィック処理のようなデジタルデータ処理を行うマイクロプロセッサ回路アーキテクチャおよび方法に関する。 【0002】

【従来技術】本発明の実施例は用途が多く、そのうちの いくつかは説明のための背景として本明細書に説明した コンピュータグラフィックの分野に関する。ピットマッ プグラフィックとして知られているコンピュータグラフ イックの分野では、コンピュータメモリは、画像のうち の個々の画素すなわちピクセルのデータを画像内のその ピクセルの位置に対応するメモリ位置に記憶するように なっている。この画像はディスプレイすべき画像、また は操作し、記憶し、ディスプレイし、または再送信する 取り込み画像とすることができる。ビットマップコンピ ュータグラフィックの技術分野は、ダイナミックランダ ムアクセスメモリ (DRAM) のコストが低下し、かつ 記憶容量が増加したこと、更にマイクロプロセッサのコ ストが低下し、処理パワーが増大したことにより、大幅 に有利となった。これらの部品のコストおよび性能が有 利に変わったことにより、より大規模で、かつより複雑 なコンピュータ画像システムを経済的に実現することが 可能となった。

[0003]

【発明が解決しようとする課題】ピットマップグラフィ ックの分野は、画像データ操作に使用される処理タイプ の変遷において、数回の段階を経験している。まず最初 に、ビットマップグラフィックをサポートするコンピュ ータシステムは、すべてのピットマップ演算のためにシ ステムプロセッサを使用していた。このタイプのシステ ムには数種の欠点がある。第1の欠点として、コンピュ ータシステムのプロセッサは、ビットマップグラフィッ クの取り扱いのために特に設計されたものではないこと が挙げられる。汎用計算に極めて妥当なデザイン選択 は、ピットマップグラフィックシステムには不適当であ る。従って、ある種のルーチングラフィックのタスクは 低速でしか作動しない。更にビットマップグラフィック の画像操作のために必要な処理は、他の演算も低速にす るほど、システムのプロセッサの計算容量に負荷をかけ ることが、すぐに判った。

【0004】ビットマップグラフィック処理の革新における次の段階は、専用ハードウェアのグラフィックコントローラにあった。これらデバイスは、システムプロセッサの制御により、簡単な図形、例えばライン、楕円セルブロック転送(PixBlt)を行うこともできるデバイスもある。ピクセルブロック転送とは、メモリのある部分から他の部分へ画像データをメモリ上で移動する操作のことである。ピクセルブロック転送は、ディスプレイされていないメモリからビットマップディスプレイメモリに転送することにより、標準的画素、例えば特定タイプのフォントのアルファニューメリックキャラクタ

をディスプレイ内に入れるのに有効である。最も頻繁に使用されるグラフィック機能のうちのいくつかを行うためのビルトインアルゴリズムは、システム性能を改きする一つの方法を提供するものである。グラフィックフィックコントローラでほとんど実現されていないような他の機能を有利に含むこともできる。これらの他の機能は、システムプロセッサによりソフトウェアで実現ラフィックコントローとは、これらのハードウェアグラフィックコントローシステムプロセッサのビットマップメモリへのムー般にシステムプロセッサのビットマップメモリへのムーと限られたアクセスを可能とし、これによりシステムプロセッサのビットマップメーリーの機にシステムプロセッサのビットマップメートウェアがハードウェアのグラフィックコントローラの機能の固定された組の機能を拡張できる程度が制限されている。

【0005】グラフィックシステムプロセッサは、ビッ トマップグラフィック処理の革新において、別の進歩に 寄与した。グラフィックシステムプロセッサとはマイク ロプロセッサの属性のすべてを有し、更にビットマップ グラフィックのための特殊機能を含むプログラマブルデ バイスである。テキサスインスツルメンツ社によって製 造されたTMS34010およびTMS34020グラ フィックシステムプロセッサは、このクラスのデバイス の代表例である。これらグラフィックシステムプロセッ サは、マイクロプロセッサと同様に、記憶されたプログ ラムに応答するもので、演算論理ユニット、レジスタフ ァイル内のデータ記憶装置ならびにプログラムフローお よび外部データメモリの制御により、データを操作でき る能力を有する。更にこれらデバイスは適当なプログラ ム制御で作動する特殊グラフィックオペレーション用ハ ードウェアを含む。これらシステムプロセッサのインス トラクションセット内の付加インストラクションが、こ の特殊グラフィック用ハードウェアを制御するようにな っている。これらインストラクションおよびこれらをサ ポートするハードウェアは多くのコンテクストで有効な ベースレベルのグラフィック機能を実行するように選択 されている。従って特定の問題のために選択されたアル ゴリズムを用いることにより、多くの異なるグラフィッ クアプリケーションに対してプログラムできる。これに より、ハードウェア用コントローラからプログラムマイ クロプロセッサに変えることによって得られる有効性の 増大と同様に有効性が増す。かかるグラフィックシステ ムプロセッサは、マイクロプロセッサと同様にプログラ ム可能なデバイスであるので、これらはスタンドアロー ングラフィックプロセッサ、システムプロセッサにスレ ープ制御されるグラフィックコプロセッサ、または密に 結合されたグラフィックコントローラとして作動でき る。

【0006】いくつかの分野では、経済的に実現できるように、よりコスト的に効果的であり、パワーのあるグラフィックオペレーションを利用することが好ましい。

[0007]

【課題を解決するための手段】本発明は、メモリアクセ スのアドレスの制御様式に関する。本発明のデータ処理 装置は、メモリと、制御回路と、ガイドテープルと、ア ドレス発生回路と、を含む。該制御回路は、パケット転 送リクエストと、パケット転送パラメータとを受ける。 該パケット転送パラメータは、スタートアドレスと、あ る数のガイドテーブルエントリと、テーブルポインタと を含む。前記ガイドテーブルは、ガイドテーブルエント リを含み、それぞれのガイドテーブルエントリは、アド レス値およびアドレスのブロックを定義するディメンシ ョン値を含む。前記テーブルポインタは、最初に前記ガ イドテーブル内の第1ガイドテーブルエントリをポイン トする。前記アドレス発生回路は、それぞれのガイドテ ーブルエントリに対応するメモリアクセス用のアドレス のブロックの集合を形成する。前記アドレス発生回路 は、前記スタートアドレスと、前記テーブルポインタに よりポイントされた前記ガイドテーブルエントリの前記 アドレス値と、の所定の組合せから、プロックスタート アドレスを形成する。第1ブロックスタートアドレス は、前記スタートアドレスである。前記アドレス発生回 路は、前記ブロックスタートアドレスと、前記テーブル ポインタによりポイントされた前記ガイドテーブルエン トリの前記ディメンション値と、からアドレスのプロッ クを形成する。前記アドレス発生回路は、前記ブロック スタートアドレスと、前記ガイドテーブルエントリの前 記ディメンション値と、からアドレスのプロックを形成 する。前記データ処理装置は、アドレスの該ブロックに メモリアクセスを行う。該メモリアクセスに続いて、前 記アドレス発生回路は、前記ガイドテーブルの次のエン トリをポイントするように前記テーブルポインタを更新 する。

【0008】前記アドレス発生回路は、随意選択的に、 前記アドレス値を前記前のブロックスタートアドレスに 加算することにより、スタートアドレスと、ガイドテー ブルエントリのアドレス値と、の前記所定の組合せを形成しうる。これは、デルタガイデッドアドレッシングとして公知である。前記アドレス発生回路は、随意選択的に、前記ガイドテーブル値を前記スタートアドレスに加算することにより、スタートアドレスと、ガイドテーブルエントリのアドレス値と、の前記所定の組合せを形成しうる。これは、オフセットガイデッドアドレッシングとして公知である。

【0009】それぞれのガイドテーブルエントリの前記ディメンション値は、画素のアレイの水平ディメンション値および垂直ディメンション値を含む。前記メモリアクセスは、アドレスの前記ブロックからのメモリリードでありうる。前記メモリアクセスは、アドレスの前記ブロックへのメモリライトのものでありうる。実施例においては、メモリと、データプロセッサと、上述のメモリアクセスを行うデータ転送制御装置とは、単一半導体チップ内に構成されうる。該データ転送制御装置は、オンチップメモリと同様に、外部メモリにアクセスしうる。【0010】

【実施例】図1は、本発明により画像およびグラフィック処理のために製造されたマルチプロセッサの集積回路を含む画像データ処理システムのブロック図である。このデータ処理システムは、ホスト処理システム1を含む。このホスト処理システム1は、図1のデータ処理を行う。ホスト処理システムにはプロセッサ、少なくとも一つの入力デバイス、長期記憶デバイス、リードオンリーメモリ、ランダムアクセスメモリおよびホストシステムバスに結合された少なくとも一つのホスト周辺機器が含まれる。ホスト処理システム1は、その処理機能により画像データ処理システムの機能を制御する。

【0011】マルチプロセッサ集積回路100は、図1の画像データ処理システムの画像演算のためのデータ操作および計算を含むデータ処理のほとんどを行う。マルチプロセッサ集積回路100は、画像システムバスに及方向に結合されており、この画像システムバスによりホスト処理システム1と通信するようになっている。図1の回路配列では、マルチプロセッサ集積回路100はホスト処理システム1と独立して作動する。しかしながらマルチプロセッサ集積回路100はホスト処理システム1に応答できる。

【0012】図1は2つの画像システムを示す。撮像デバイス3は画像入力デバイスとして働く文書スキャナ、電荷結合デバイススキャナまたはビデオカメラを示し、撮像デバイス3はこの画像を画像キャプチャコントローラ4へ送り、コントローラ4はこの画像をデジタル化し、画像をマスタースキャンフレームに変換するように働く。このフレームキャプチャプロセスは、マルチプロセッサ集積回路100からの信号により制御される。こうして形成された画像フレームは、ビデオランダムアク

セスメモリ5に記憶される。ビデオランダムアクセスメモリ5は、マルチプロセッサ集積回路100により画像 処理のためのデータ転送を可能とする画像システムパス を介してアクセスできる。

【0013】第2画像システムはビデオディスプレイを ドライブする。マルチプロセッサ集積回路100はピク セルマップを介して、ディスプレイされる画像を指定す るビデオランダムアクセスメモリ6と通信する。マルチ プロセッサ集積回路100は画像システムパスを介し、 ビデオランダムアクセスメモリに記憶された画像データ を制御する。この画像に対応するデータはビデオランダ ムアクセスメモリ6から再コールされ、ビデオパレット 7に供給される。ビデオパレット7は、この再コールさ れたデータを別のカラースペースに変換し、ピクセルご とのピット数等を拡張できる。この変換はルックアップ テーブルによって行うことができる。ピデオパレット7 はピデオディスプレイ8を駆動するための適当なビデオ 信号も発生する。これらビデオ信号がアナログ信号であ れば、ビデオパレット7は適当なデジタルーアナログ変 **換機能も含む。このビデオパレット7から出力されるビ** デオレベル信号は、カラー、飽和および輝度情報を含む ことができる。マルチプロセッサ集積回路100は、ビ デオパレット7内に記憶されたデータを制御し、データ 変換プロセスおよび画像フレームのタイミングを制御す る。マルチプロセッサ集積回路100は、ビデオパレッ ト7の制御によりビデオディスプレイ画像のうちのフレ ーム当たりのライン長さおよびライン数、同期信号およ びリトレース信号およびプランキング信号を制御でき る。重要なことに、マルチプロセッサ集積回路100 は、グラフィックディスプレイ情報をピデオランダムア クセスメモリ6内のどこに記憶するかを決定し、制御す る。その後ピデオランダムアクセスメモリ6からの読み 出しの間、マルチプロセッサ集積回路100はビデオラ ンダムアクセスメモリ6からの読み出しシーケンス、ア クセスすべきアドレスおよびビデオディスプレイ8に所 望のグラフィック画像を発生するのに必要な制御情報を 決定する。

【0014】ビデオディスプレイ8は、ユーザーによって見ることがでいるように、指定されたビデオデータを発生する。これには2つの技術が広く使用されている。第1の技術は、各ピクセルにおける色、色合い、輝りよび飽和度の点でビデオデータを特定するものであり、第2の技術では、各ピクセルに対し、赤、青および緑がカラーレベルを指定する。ビデオディスプレイ8のためのビデオパレット7は、所定の技術とコンパーチブルのピデオパレット7は、所定の技術とコンパーチブルめのビデオパレット7は、所定の技術とコンパーチブルめるように設計され、製造されている。図1は、画像システムバスに結合された付加メモリ9を示している。この追加メモリは、付加ビデオランダムアクセスメモリ、スタッティックランダムアクセスメモリまたはリードオンリーメモリを

含むことができる。マルチプロセッサ集積回路100はその全体または一部をメモリ9に記憶されたプログラムにより制御できる。このメモリ9も、種々のタイプのグラフィック画像データを記憶できる。更にマルチプロセッサ集積回路100は、ビデオランダムアクセスメモリおよびスタッティックランダムアクセスメモリのためのメモリインターフェース回路を含むことが好ましい。このように、ビデオランダムアクセスメモリ5または6を用いることなく、マルチプロセッサ集積回路100を使用してシステムを構築できる。

【0015】図1はトランシーバ16を示している。こ のトランシーバ16は、画像システムバスと通信チャン ネルとの間で変換と双方向の通信とを行うものである。 このトランシーバ16を用いたシステムの一例としてビ デオ会議がある。図1に示された画像データ処理システ ムは、第1地点にいる人物のビデオ画像を形成するの に、撮像デバイス3と、画像キャプチャコントローラ4 を用いる。マルチプロセッサ集積回路100はビデオ圧 縮を行い、トランシーバ16および通信チャンネルを介 して別の地点にある同様な画像データ処理システムへこ の圧縮したビデオ信号を送信する。トランシーバ16 は、通信チャンネルを介して遠隔地の画像データ処理シ ステムからの同じように圧縮されたビデオ信号を受信す る。マルチプロセッサ集積回路100はこの受信した信 号をデコンプレスし、ビデオランダムアクセスメモリ6 およびビデオパレット7を制御して、ビデオディスプレ イ8上に対応するデコンプレスされたビデオ信号をディ スプレイする。本発明は、画像データ処理システムがト ランシーバ16を利用するような例のみに限定されるも のでないことに留意されたい。更に双方向の通信は同じ タイプの信号である必要はないことに留意されたい。 例 えば対話型ケーブルテレビ信号では、ケーブルシステム のヘッドが圧縮ビデオ信号を通信チャンネルを介して画 像データ処理システムへ送り、画像データ処理システム は制御およびデータ信号をトランシーバ16および通信 チャンネルを介してケーブルシステムヘッドへ送り返す ことができる。

【0016】図1は、ホスト処理システム1を含むシステム内で具現化されたマルチプロセッサ集積回路100を示す。当業者であれば、マルチプロセッサ集積回路100を有効なシステムのうちの単なるプロセッサとしても使用できるような本発明の好ましい実施例を、開示内容から実現できよう。かかるシステムでは、マルチプロセッサ集積回路100は画像処理に使用されるシステムで特に有効である。マルチプロセッサ集積回路100は複数の同一プロセッサを含むことが好ましい。これらプロセッサの各々をデジタル画像/グラフィックプロセッサと称す。こ

のような記載は、単に便宜的なものである。本発明を実施したプロセッサは、一つの集積回路または複数の集積 回路上に別個に製造したプロセッサとすることができる。単一集積回路上に製造する場合、このような単一集 積回路はデジタル画像/グラフィックプロセッサにより 使用されるリードオンリーメモリおよびランダムアクセスメモリをオプションとして含むことができる。

【0017】図2は、マルチプロセッサ集積回路100 のアーキテクチャを示す。マルチプロセッサ集積回路1 00は、2つのランダムアクセスメモリ10および20 (その各々は複数の部分に別れている)と、クロスバー 50と、マスタープロセッサ60と、デジタル画像/グ ラフィックプロセッサ71、72、73および74と、 システムメモリへのアクセスを仲介する転送コントロー ラ80と、独立した第1および第2画像メモリへのアク セスを制御できるフレームコントローラ90とを含む。 マイクロプロセッサ集積回路100は、高度のオペレー ションパラレリズム(並行性)を提供する。これは画像 処理およびグラフィックオペレーション、例えばマルチ メディアの計算において有効である。これらプロセッサ が有効となる画像およびグラフィック処理以外の計算ア プリケーションもあるので、画像/グラフィックプロセ ッサとしてプロセッサ71、72、73および74を参 考としたことは、単なる便宜的なものである。

【0018】マイクロプロセッサ集積回路100は2つ のランダムアクセスメモリを含む。ランダムアクセスメ モリ10は、主にマスタープロセッサ60の専用であ る。このメモリは2つのインストラクションキャッシュ メモリ11および12と、2つのデータキャッシュメモ リ13および14と、パラメータメモリ15を含む。こ れらメモリ部分は物理的には同一とすることができる が、異なるように接続し、使用することもできる。ラン ダムアクセスメモリ20はマスタープロセッサ60およ びデジタル画像/グラフィックプロセッサ71、72、 73および74の各々によってアクセスできる。各デジ タル画像/グラフィックプロセッサ71、72、73お よび74は、5つの対応するメモリ部分を有する。これ らはインストラクションキャッシュメモリ、3つのデー タメモリおよび1つのパラメータメモリを含む。従って デジタル画像/グラフィックプロセッサ71は対応する インストラクションキャッシュメモリ21、データメモ リ22、23、24およびパラメータメモリ25を有 し、デジタル画像/グラフィックプロセッサ72は対応 するインストラクションキャッシュメモリ26と、デー タメモリ27、28、29およびパラメータメモリ30 を有し、デジタル画像/グラフィックプロセッサ73は 対応するインストラクションキャッシュメモリ31と、 データメモリ32、33、34およびパラメータメモリ 35を有し、デジタル画像/グラフィックプロセッサ7 4 は対応するインストラクションキャッシュメモリ36

と、データメモリ37、38、39およびパラメータメモリ40とを有する。ランダムアクセスメモリ10の部分と同じように、これらメモリ部分は物理的に同一にできるが、異なるように接続し、使用することもできる。メモリ10および20のうちのこれらメモリ部分の各々は、例えば20Kバイトを含み、マルチプロセッサ集積回路100内の総メモリは50Kバイトとなる。

【0019】マルチプロセッサ集積回路100は、複数 の独立したパラレルデータ転送を用いることにより、プ ロセッサとメモリとの間で高レートのデータ転送を行う ように製造されている。クロスパー50はこれらのデー 夕転送を可能にするものであり、各デジタル画像/グラ フィックプロセッサ71、72、73および74は、サ イクルごとに同時に作動できる3つのメモリポートを有 する。インストラクションポート(I)は対応するイン ストラクションキャッシュから64ピットのデータワー ドをフェッチでき、ローカルデータポート(L)はデジ タル画像/グラフィックプロセッサに対応するデータメ モリまたはパラメータメモリから32ビットのデータワ ードを読み出したり、これに書き込みを行うことができ る。グローバルデータポート (G) は、データメモリま たはパラメータメモリまたはランダムアクセスメモリ2 0のいずれかから32ビットのデータワードを読み出し たり、書き込んだりできる。マスタープロセッサ60 は、2つのメモリポートを含む。インストラクションポ ート(I) はインストラクションキャッシュ11および 12のいずれかから32ビットのインストラクションワ ードをフェッチできる。データポート(C)はデータキ ャッシュ13または14、ランダムアクセスメモリ10 のうちのパラメータメモリ15、またはデータメモリ、 パラメータメモリ、ランダムアクセスメモリ20の任意 のものから32ビットのデータワードを読み出したり、 これらに書き込みできる。転送コントローラ80はデー タポート(C)を介してランダムアクセスメモリ10ま たは20の部分のいずれかにアクセスできる。従って・・ つのメモリサイクルで16のパラレルメモリアクセスを リクエストできる。このような多数のパラレルアクセス をサポートするように、ランダムアクセスメモリ10お よび20は、25のメモリに分割されている。

【0020】クロスバー50はマスタープロセッサ60、デジタル画像/グラフィックプロセッサ71、72、73および74、および転送コントローラ80とメモリ10および20との接続を制御する。クロスバー50は、列と行に配置された複数のクロスポイント51を含む。クロスポイント51の各列は、単一メモリ部分および対応するアドレスのレンジに対応する。プロセッサはこのプロセッサが出力するアドレスの最高位ピットによるメモリ部分のうちの一つへのアクセスをリクエストする。プロセッサにより出力されるこのアドレスは、行に沿って進む。このアドレスを有するメモリ部分に対応

するクロスポイント51は、メモリ部分へのアクセスを 許可または否定することによって応答する。それ以外の いずれのプロセッサも、そのときのメモリサイクルの間 にそのメモリ部分へのアクセスをリクエストしない場 合、クロスポイント51が行と列を結合することによ り、アクセスを許可する。これによりそのメモリ部分に アドレスが供給される。このメモリ部分はそのアドレス におけるデータアクセスを可能にすることに応答する。 このデータアクセスはデータ読み出しオペレーションま たはデータ書き込みオペレーションのいずれかでよい。 【0021】2つ以上のプロセッサが同じメモリ部分へ のアクセスを同時にリクエストする場合、クロスパー5 0はリクエスト中のプロセッサのうちの一つのアクセス しか許可しない。クロスパー50のうちの各列のうちの クロスポイント51は、優先階層に基づいて通信し、ア クセスを許可する。同じランクを有するアクセスの2つ のリクエストが同時に行われた場合、クロスパー50は 最後に許可されたプロセッサが最も低い優先度を有する ラウンドロビン法によりアクセスを許可する。リクエス トにサービスする必要がある限り、各々の許可されたア クセスが続く。プロセッサはメモリサイクルごとにアド レスを変更できるので、クロスパー50はサイクルごと にプロセッサとメモリ部分との間の相互接続を変更でき る。マスタープロセッサ60は、マルチプロセッサ集積 回路100のための主要制御機能を実行することが好ま しい。マスタープロセッサ60はハードウェアの浮動小 数点計算ユニットを含む32ピットの縮小インストラク ションセットコンピュータ (RISC) プロセッサであ ることが好ましい。RISCアーキテクチャによれば、 メモリへのすべてのアクセスは、ロードおよび記憶イン ストラクションで実行され、ほとんどの整数および論理 演算はレジスタ上で1回のサイクルで実行される。しか しながら整数および論理ユニットによって使用されるの と同じレジスタファイルを用いる場合、…般に演算を実 行するには2サイクルがかかる。レジスタのスコアボー ドは正しいレジスタアクセスシーケンスを維持するよう に保証するものであり、画像処理における制御機能に対 してはRISCアーキテクチャが適当である。浮動小数 点計算ユニットは画像回転機能の高速計算を可能にする もので、このような機能は画像処理に重要である。

【0022】マスタープロセッサ60は、インストラクションキャッシュメモリ11またはインストラクション キャッシュメモリ12からのインストラクションワード をフェッチする。同じように、マスタープロセッサ60はデータキャッシュ13またはデータキャッシュ14のいずれかからデータをフェッチする。各メモリ部分は2 Kバイトのメモリを含むので、14Kバイトのインストラクションキャッシュと4Kバイトのデータキャッシュがあることになる。キャッシュ制御はマスタープロセッサ60の不可欠な機能であり、上記のようにマスタープ

ロセッサ60はクロスバー50を介して他のメモリ部分にもアクセスできる。4つのデジタル画像/グラフィックプロセッサ71、72、73および74の各々は、高度にパラレルなデジタル信号プロセッサ(DSP)アーキテクチャを有する。デジタル画像/グラフィックプロセッサ71、72、73および74は3つの別個のユニット、すなわちデータユニットと、アドレスユニットと、プログラムフロー制御ユニットを用いた高度なのユニットは、インストラクションパイプライン内の異なる命令で同時に作動する、更にこれらユニットの各々は、内部パラレリズムを含む。

【0023】デジタル画像/グラフィックプロセッサ7 1、72、73および74は、マルチインストラクショ ンマルチデータモード (MIMD) で独立したインスト ラクションストリームを実行できる。このMIMDモー ドでは、各デジタル画像/グラフィックプロセッサは、 対応するインストラクションキャッシュからの個々のプ ログラム(これは独立的でも協働的でもよい)を実行す る。後者のケースでは、クロスバー50は共用メモリと 共に、プロセッサ内通信を可能にする。デジタル画像/ グラフィックプロセッサ71、72、73および74 は、同期MIMDモードでも作動できる。同期MIMD モードでは、各デジタル画像/グラフィックプロセッサ のプログラムフロー制御ユニット130は、すべての同 期したプロセッサが進む準備がなされるまで、次のイン ストラクションのフェッチを禁止する。このような同期 MIMDモードは密に結合されたオペレーションにおけ るロックステップでデジタル画像/グラフィックプロセ ッサの別々のプログラムを実行できるようにするもので ある。

【0024】デジタル画像/グラフィックプロセッサ7 1、72、73、74は、単一インストラクションマル チデータモード (SIMD) で異なるデータに対する同 じインストラクションを実行できる。このモードにおい て、4つのデジタル画像/グラフィックプロセッサのた めの単一インストラクションストリームは、インストラ クションキャッシュメモリ21から生じる。データユニ ット画像/グラフィックプロセッサ71は、フェッチオ ペレーションおよびプランチオペレーションを制御し、 クロスパー50は他のデジタル画像/グラフィックプロ セッサ72、73および74へ同じインストラクション を供給する。デジタル画像/グラフィックプロセッサ7 1は、デジタル画像/グラフィックプロセッサ71、7 2、73および74のすべてに対するインストラクショ ンフェッチを制御するので、これらデジタル画像/グラ フィックプロセッサは本来SIMDモードでは同期化さ れるものである。

【0025】転送コントローラ80は、マルチプロセッサ集積回路100のための組み合わされたダイレクトメ

モリアクセス (DMA) マシンと、メモリインターフェ ースであり、この転送コントローラ80は、インテリジ ェントにキューイングし、優先度をセットし、5つのプ ログラマブルプロセッサのデータリクエストおよびキャ ッシュミスにサービスする。マスタープロセッサ60お よびデジタル画像/グラフィックプロセッサ71、7 2、73および74のいずれも、転送コントローラ80 を介してマルチプロセッサ集積回路100の外部のメモ リおよびシステムにアクセスする。データキャッシュま たはインストラクションキャッシュミスは、転送コント ローラ80によって自動的に取り扱われる。キャッシュ サービス (S) ポートは、かかるキャッシュミスを転送 コントローラ80へ伝送し、キャッシュサービスポート (S) はメモリからではなくプロセッサから情報を読み 出すマスタープロセッサ60およびデジタル画像/グラ フィックプロセッサ71、72、73および74は、リ ンクされたリストパケット転送として転送コントローラ 80からのデータ転送をリクエストできる。これらリン クされたリストパケット転送は、ソースメモリアドレス と宛て先メモリアドレスとの間で多次元プロックの情報 の転送を可能にするものであり、これらアドレスはマル チプロセッサ集積回路100内にあってもよいし、また はマルチプロセッサ集積回路100の外部にあってもよ い。転送コントローラ80は、内部のデータを保持する のに周期的なリフレッシュを必要とするダイナミックラ ンダムアクセスメモリ (DRAM) 用のリフレッシュコ ントローラも含むことが好ましい。

【0026】フレームコントローラ90はマルチプロセ ッサ集積回路100と、外部画像キャプチャおよびディ スプレイシステムとの間のインターフェースである。こ のフレームコントローラ90は、キャプチャおよびディ スプレイデバイスに対する制御を行い、これらデバイス とメモリとの間のデータの移動を自動的に管理する。こ のため、フレームコントローラ90は、2つの独立した 画像システムに対して同時に制御を行う。これら画像シ ステムは一般に画像キャプチャ(取り込み)用第1画像 システムと画像ディスプレイ用の第2画像システムとか らなるが、フレームコントローラ90.の使用はユーザー によって制御される。これら画像システムは、通常、フ レームグラバーまたはフレームバッファ記憶装置のいず れかに対して使用される独立したフレームメモリを含 む。フレームコントローラ90は、リフレッシュおよび シフトレジスタ制御により、ビデオダイナミックランダ ムアクセスメモリ(VRAM)を制御するように作動す ることが好ましい。

【0027】マルチプロセッサ集積回路100は、大規 模画像処理のために設計されている。マスタープロセッ サ60は埋め込み制御を行い、デジタル画像/グラフィックプロセッサ71、72、73、74の活動を調和さ せ、これらプロセッサの発生した結果を解釈する。デジ

タル画像/グラフィックプロセッサ71、72、73、 74は、ピクセル解析および操作に良好に適している。 ピクセルのデータが多く、情報が少ないとみなされる場 合、代表的なアプリケーションではデジタル画像/グラ フィックプロセッサ71、72、73、74がピクセル を良好に検査し、未加工データを情報とする。次にこの 情報は、デジタル画像/グラフィックプロセッサ71、 72、73、74またはマスタープロセッサ60のいず れかによって分析できる。クロスパー50はプロセッサ 内通信を仲介する。更にこのクロスバー50はマスター プロセッサ集積回路100を共用メモリシステムとして 実現できるようにする。このアーキテクチャでは、メッ セージの通過は通信の主な形態となる必要はない。しか しながら共用メモリをメッセージが通過するようにでき る。各デジタル画像/グラフィックプロセッサ、クロス パー50の対応する部分およびメモリ20の対応する部 分は、この実施例内で同じ幅を有する。これにより、同 じピン出力を維持しながら、モジュラー式のデジタル画 像/グラフィックプロセッサおよび対応するメモリの追 加または取り外しに適応できるようにすることにより、 アーキテクチャをフレキシブルにできる。

【0028】ある実施例では、マルチプロセッサ集積回 路100のすべての部品は、0.6 μmの特徴的寸法を 用いた相補的酸化金属半導体(CMOS)に形成された 単一集積回路に配置されている。マルチプロセッサ集積 回路100は、256個のピンを有するピングリッドア レイパッケージ内に適当に製造される。入出力端は、例 えばTTL論理電圧にコンパーチブルであり、マルチプ ロセッサ集積回路100は、約300万個のトランジス タを含み、50MHzのクロックレートを使用してい る。図3は、インタラプトイネーブルレジスタINTE N110およびインタラプトフラグレジスタINTFL Gのためのフィールド定義を示す。rと表示されたビッ トは、将来の使用に対して保留されており、一のついた ビットは、好ましい実施例では使用されないが、別の実 施例では使用できる。インタラプト(割り込み)は、左 から右に優先度が決められている。各インタラプトソー スは、インタラプトイネーブルレジスタ INTEN 1 1 0の対応するイネーブル (E) ピット内に 1をセットす ることによって、個々にイネーブルできる。インタラプ トフラグレジスタINTFLG115のインタラプトソ ースピットは、右から左へ、すなわち常時イネーブルに されているエミュレーションインタラプトETRAP、 XYパッチインタラプト、タスクインタラプト、パケッ ト転送ビジーインタラプトPTB、パケット転送エラー インタラプトPTERROR、パケット転送成功インタ ラプトPTEND、マスタプロセッサ60メッセージイ ンタラプトMPMSG、デジタル画像/グラフィックプ ロセッサ71メッセージインタラプトDIGPOMS G、デジタル画像/グラフィックプロセッサ72メッセ

ージインタラプトDIGP1MSG、デジタル画像/グラフィックプロセッサ73メッセージインタラプトDIGP2MSG、デジタル画像/グラフィックプロセッサ74メッセージインタラプトDIGP3MSGの方向に、優先度が低くなるようになっている。ビット31~28は、8個のデジタル画像/グラフィックプロセッサを含むマルチプロセッサ集積回路100の実現の際に4つの追加デジタル画像/グラフィックプロセッサからのメッセージインタラプトのために保留されている。

【0029】インタラプトイネーブルシジスタINTE N110のWビット(ビット0)は、インクラプトフラ グレジスタINTFLG115への書き込みを制御す る。通常、このピットはエミュレーションインクラプト をイネーブルするかどうかを制御する。好ましい実施例 では、エミュレーションインタラプトはディスエーブル できないので、インタラプトイネーブルレジスタINT EN110内で、このインタラプトに対するイネーブル ビットの必要はない。インタラプトイネーブルレジスタ INTEN110のピットOは、インタラプトフラグレ ジスタINTFLG115の作動を変えるものである。 インタラプトイネーブルレジスタINTEN110のW ピットが1であると、インタラプトフラグレジスタIN TFLG115へのソフトウェアの書き込みはピットを 1にセットできるだけである。これらの条件では、イン タラプトフラグレジスタINTFLG115のピットへ の0の書き込みは全く効果はない。このようなWビット が0である場合、インタラプトフラグレジスタ!NTF LG115のいずれかのピットへの1の書き込みは、そ のピットを0にクリアする。インタラプトフラグレジス タINTFLG115の任意のピットへの0への書き込 みは全く効果がない。これにより、他のステートを乱す ことなくインタラプトフラグレジスタINTFLG11 5内の個々のインタラプトフラグをクリアできる。各イ ンタラプトサービスルーチンは、リターン前に対応する インタラプトフラグを適当にクリアするが、その理由は 好ましい実施例ではハードウェアによってこれらフラグ をクリアしていないからである。この唯…の例外とし て、エミュレーションインタラプトETRAPハードウ ェアによってクリアされるが、この理由は、このような インタラプトが常時イネーブルされているからである。 特定のインタラプトソースがソフトウェアの書き込みに よってこれをクリアするのと同じように、インタラプト フラグレジスタINTFLG115内のビットを同時に セットしようとしている場合、ロジックによりこのビッ トはセットされる。

【0030】ETRAPインタラプトフラグ(インタラプトフラグレジスタINTFLG115のピット0)は、解析論理またはETRAPインストラクションのいずれかからセットされる。このインタラプトはディスエーブルされないので、通常は即座にサービスされるが、

インタラプトサービスはパイプラインストール条件、例 えばクロスバー50を介するメモリの競合が解決される まで待機する。ENTRAPインタラプトフラグは、イ ンタラプトサービスがされる際にハードウェアによって クリアされるインタラプトフラグレジスタINTFLG 115内の単なるインタラプトビットである。XY P ATCHインタラプトフラグ(インタラプトフラグレジ スタINTFLG115のピット11)は、XYアドレ ス指定をするのにグローバルアドレスユニット610 と、ローカルアドレスユニット620との組み合わせを 用いる際に、所定の条件でセットされる。XYパッチさ れたアドレス指定は所定の条件でインタラプトを発生で きる。XYパッチされたアドレス指定のためのインスト ラクションワードの呼び出しは、かかるインタラプトを 発生できるかどうか、更に指定されたパッチの内外でア ドレス上で許可されたインタラプトを行うかどうかを示 している。

【0031】マスタプロセッサ60からのコマンドを受 信した際に、TASKインタラプトフラグ(インタラプ トフラグレジスタINTFLG115内のビット14) がセットされる。このインタラプトによりデジタル画像 /グラフィックプロセッサ71がそのTASKインタラ プトベクトルをロードする。このインタラプトは、例え ばマスタプロセッサ60の制御により、選択されたデジ タル画像/グラフィックプロセッサ71、72、73、 74をスイッチングさせることができる。キューアクテ ィブビットが1のとき、ソフトウェアが通信用レジスタ COMM120のパケット転送ビットに1を書き込む場 合、パケット転送ビジーインタラプトフラグPTB(イ ンタラプトフラグレジスタINTFLG115のビット 17)がセットされる。これにより先のパケット転送が 終了したかどうかをチェックすることなくパケット転送 を送ることができる。先のパケット転送がまだ待機中で あれば、このインタラプトフラグはセット状態となる。 これについては通信用レジスタCOMM120の説明と 関連して後に詳細に述べる。

【0032】デジタル画像/グラフィックプロセッサにより送られるパケット転送を実行する間に、転送用コントローラ80がエラー条件に遭遇すれば、パケット転送エラーインタラプトフラグPTERROR(インタラプトフラグレジスタINTFLG115のピット18)がセットされる。転送コントローラ80がデジタル画像/グラフィックプロセッサのリンクされたリストの終了部に遭遇するか、または終了時にリクエスト中のデジタル画像/グラフィックプロセッサをインタラプトするよう、転送コントローラ80に命令するパケット転送を完了した際に、パケット転送エンドインタラプトフラグPTEND(インタラプトフラグレジスタINTFLG1

15のピット19) が転送コントローラ80によってセットされる。

【0033】マスタプロセッサ60がそのデジタル画像 /グラフィックプロセッサにメッージインタラプトを送 ると、マスタプロセッサメッセージインタラプトフラグ MPMSG(インタラプトフラグレジスタINTFLG 115のビット20) がセット状態となる。インタラプ トフラグレジスタINTFLG115のビット27~2 4は、デジタル画像/グラフィックプロセッサ71、7 2、73、74からのメッセージインタラプトをログす る。デジタル画像/グラフィックプロセッサ71、7 2、73または74は、インタラプトフラグレジスタ I NTFLG115の対応するビットを介してそれ自体に メッセージを送ったり、それ自体をインタラプトでき る。デジタル画像/グラフィックプロセッサ71が、デ ジタル画像/グラフィックプロセッサにメッセージイン タラプトを送ると、デジタル画像/グラフィックプロセ ッサ0のメッセージインタラプトフラグDIGPOMS G (インタラプトフラグレジスタINTFLG115の ビット24)がセットされる。同様に、デジタル画像/ グラフィックプロセッサ72が、メッセージインタラプ トを送ると、デジタル画像/グラフィックプロセッサ1 のメッセージインタラプトフラグDIGP1MSG (イ ンタラプトフラグレジスタINTFLG115のビット 25) がセットされる。デジタル画像/グラフィックプ ロセッサ73が、メッセージインタラプトを送ると、デ ジタル画像/グラフィックプロセッサ2のメッセージイ ンタラプトフラグDIGP2MSG (インタラプトフラ グレジスクINTFLG115のビット26)がセット される。デジタル画像/グラフィックプロセッサ74 が、メッセージインタラプトを送ると、デジタル画像/ グラフィックプロセッサ3のメッセージインタラプトフ **ラグDIGP3MSG(インタラプトフラグレジスタI** NTFLG115のピット27) がセットされる。先に 述べたように、インタラプトフラグレジスタINTFL G115のビット31~28は、8個のデジタル画像/ グラフィックプロセッサを含むマルチプロセッサ集積回 路100を実現する際の4つの付加的デジタル画像/グ ラフィックプロセッサからのメッセージインタラプトの ために保留されている。

【0034】イネーブルされたインタラプトが起きると、小ステートマシンにすることができるインタラプト 疑似インストラクションユニットがインストラクション レジスターアドレスステージでパイプラインに次の疑似 インストラクションの組を注入する。

[0035]

【数1】

 $^{\circ}$ (A 1 4 -=16) = SR

(A14 + 12) = PC

BR= *vectadd; S, GおよびLをロードするための

vectaddの2つの最小位ピット=11

(A14 + 8) = IPA

(A 1 4 + 4) = I P E

【0036】これら疑似インストラクションをそれぞれ PS1、PS2、PS3、PS4およびPS5と称す。 このシーケンスによってはサブルーチンIPRSからの インストラクションポインタリターンはセーブされな い。インタラプトサービスルーチンがなんらかのブラン チを実行する場合、インタラプトサービスルーチンによ ってまず最初にサブルーチンIPRSからのインストラ クションポインタリターンをプッシュし、リターン前に レストアしなければならない。ベクトルフェッチは保護 されているサブルーチンIPRSからのインストラクシ ョンポインタリターンを全プログラムカウンタPC70 1にロードすることである。これによりプログラムカウ ンタPC701のS、GおよびLビットがロードされる ので、すべてのインタラプトベクトルの3つの最小位ビ ットが0にされる。この説明の例外は、リセット後にフ ェッチされるタスクベクトルは、ルーピングをディスエ ープルするようにしビット(プログラムカウンタPC7 01のビット0)をセットさせなければならないことで ある。

【0037】インタラプトフラグレジスタINTFLC 115内に示されたインタラプトのためのインタラプト サービスルーチンの開始ポイントのそれぞれのアドンス のデジタル画像/グラフィックプロセッサインタラプト ベクトルと称す。これらアドレスはソフトウェアによっ

て発生され、表1に示されるそれぞれのインタラプトさ れたデジタル画像/グラフィックプロセッサ71、7 2、73、74に対応するパラメータメモリ25、3 0、35、40にデータとしてロードされる。インタラ プト疑似インストラクションPS3は、対応するパラメ ータメモリ25、30、35または40における表示さ れたアドレスに記憶された32ビットのアドレスを取り 出し、これをプログラムカウンタPC701に記憶す る。インタラプト疑似インストラクションユニット77 0はインタラプトイネーブルレジスタによってイネーブ ルされた最高優先度のインタラプトに基づき、対応する パラメータメモリのためにアドレスを計算する。インタ ラブト疑似インストラクションユニット770は各デジ タル画像/グラフィックプロセッサのためのユニークな アドレスを発生するよう、通信レジスタCOMM120 からのデジタル画像/グラフィックプロセッサ番号を含 むように作動する。インタラプト疑似インストラクショ ンPS4およびPS5は、インタラプトサービスルーチ ンへのブランチの後のディレイスロット内にあることに 留意されたい。

[0038]

【表1】

INTFLG	インタラブト名	アドレス・
		
31	DIGP7メッセージ用に保留	0100#1FC
30	DIGP6メッセージ用に保留	0100#1F8
29	DIGP5メッセージ用に外留	0100#1F4
28	DIGP4メッセージ用に保留	0100#1F0
27	DIGP3メッセージ	0100#1EC
26	DIGP2メッセージ	0100#1E8
25	DIGP1メッセージ	0100#1BC
24	DIGPOメッセージ	0100#1E0
23	スペア	0100#1DC
22	スペア	0100#108
21	スペア	0100#104
20	マスタプロセッサメッセージ	0100#100
19 18	パケット标送成功	0100#1CC
17	パケット転送エラー	0100#108
1.6	パケット伝送ビジー スペア	0100#1C4
15	スペア	0100#100
14	TASKインタラブト	0100#1BC
		0100#1B8
13	スペア	0100#1B4
12	247	0100#100
11 10	XYパッチング	0100#1AC
	保 留	0100#1A8
9	(人間)	0100#1A4
8 7	保留	0100#1A0
É	保留	0100#19C
6 5	保留	0100#198
4	保留	0100#194
3	保留	0100#190
9	WIU スペア	0100#18C
2 1	スペア	0100#188
Ô	エミュレーション	0100#184
U	- (2 - 5 3)	0100#180

表 1

【0039】各アドレスにて#は通信レジスタCOMM 120から得られたデジタル画像/グラフィックプロセッサ番号と置換される。

【0040】インタラプトサービスルーチンの最後の4 つのインストラクションは、次の(32ビットデータの シフトされていないインデックス)オペレーションを含 んでいなければならない。

【0041】 【数2】

【0042】これらインストラクションをそれぞれRETI1、RETI2、RETI3およびRETI4と称す。他のオペレーションは希望すればこれらオペレーションとパラレルにコード化できるが、これらのオペレーションのいずれもステータスレジスタ211を変えてはならない。

【0043】新しいタスクをデジタル画像/グラフィックプロセッサ上で実行すべきであり、新しいタスクを終了した後に最初のステートに復帰すべき場合インタラプトステートをセーブできる。インタラプトイネーブルレ

ジスタINTEN110上のWビットにより制御される 書き込みモードにより、セービングまたはレストアオペ レーション中にインタラプトを失うことなくこれを行う ことができる。これは次のインストラクションシーケン スで実行できる。まずDINTインストラクションによ りインタラプトをディスエーブルし、次にインタラプト イネーブルレジスタ INTEN 1 1 0 およびインタラプ トフラグレジスタINTFLG115の双方をセーブ し、インタラプトイネーブルレジスタINTEN110 のWビット(ビット0)を0にセットし、16進数FF FFFFFをインタラプトフラグレジスタINTFL G115に書き込む。イネーブリングインタラブトを含 むことができる新しいタスクを実行する。新しいタスク の完了後、元のタスクをリカバーし、最初にDINTイ ンストラクションによりインタラプトをディスエーブル し、インタラプトイネーブルレジスタINTEN110 のWビットを1にセットする。メモリからインタラプト フラグレジスタINTFLG115のステータスをレス トアし、次にメモリからインタラプトイネーブルレジス タINTEN110のステータスをレストアする。最後 にEINTインストラクションによりインタラプトをイ ネーブルする。

【0044】各デジタル画像/グラフィックプロセッサ 71、72、73、74は、他のデジタル画像/グラフィックプロセッサおよびマスタプロセッサ60にコマン ドワードを送信できる。レジスタA15の宛て先、グローバルアドレスユニットのうちの0値のアドレスレジスタ間の移動により、宛て先プロセッサへのコマンドワードの転送が開始される。このようなレジスタ間の転送は、後述するように、一つのインストラクションでデータユニット110のオペレーションおりフータポート144を介したアクセスと組み合わせることができる。このようなコマンドワードは特別コマンドワード信号に伴われてグローバルデータポート148を介してクロスバー50へ送信される。これにフロセッサ60およびデジタル画像/グラフロセッサ71、72、73、74はマルチプロセッサ集積回路100の他のプロセッサとの通信が認められる。

【0045】図4は、これらコマンドワードのフィール ド定義を略図で示している。好ましい実施例では、コマ ンドワードはグローバルデータポート148を介して送 信されるデータと同一の32ピット長さを有する。各コ マンドワードの最小位のピットは、コマンドワードがア ドレス指定される一つ以上のプロセッサおよび他の回路 を定義している。各受け入れ側回路は、これらビットが コマンドワードをその回路に向けることを表示している 場合に限り、受信したコマンドワードに応答する。各コ マンドワードのピット3~0はそれぞれデジタル画像/ グラフィックプロセッサ74、73、72、71をそれ ぞれ指定している。好ましい実施例ではビット7~4は 使用されず、8個のデジタル画像/グラフィックプロセ ッサを有するマルチプロセッサ集積回路100内で使用 するために保留されている。ビット8はマルチプロセッ サ60にコマンドワードをアドレス指定することを表示 している。ビット9はコマンドワードを転送コントロー ラ80に向けることを表示しており、ピット10はコマ ンドワードをフレームコントローラ90へ向けることを 表示している。ここですべての回路はすべてのコマンド ワードを他のすべての回路に送ることを許可されている わけではないことに留意されたい。例えばシステムレベ ルのコマンドワードはデジタル画像/グラフィックプロ セッサから他のデジタル画像/グラフィックプロセッサ またはマスタプロセッサ60へ送ることはできない。マ スタプロセッサ60しか、転送コントローラ80または フレームコントローラ90へコマンドワードを送ること ができない。どの回路がどのコマンドワードを他のどの 回路に送ることができるかの制限について、各コマンド ワードフィールドの説明と関連させて後に説明する。

【0046】コマンドワードのRビット(ビット31)は、リセットビットである。マスタプロセッサ60はこのワードをデジタル画像/グラフィックプロセッサに対して発生したり、またはあるデジタル画像/グラフィックプロセッサがこのコマンドワードを自己に発生したりできる。意図している実施例は、いずれのデジタル画像

/グラフィックプロセッサの他のデジタル画像/グラフ - イックプロセッサをリセットできない。下記のリセット シーケンスの説明全体で、アドレス内の各数字の#はコ マンドレジスタCOMM120のピット1~0に記憶さ れたデジタル画像/グラフィックプロセッサの番号と置 換すべきであることに留意されたい。指定されたデジタ ル画像/グラフィックプロセッサがリセットコマンドワ ードを受けると、まずホールトラッチをセットし、リセ ットリクエスト信号を転送コントローラ80へ送る。転じ 送コントローラ80はリセットアクノーリッジ信号をデ ジクル画像/グラフィックプロセッサへ送る。リセット 中のデジタル画像/グラフィックプコセッサは、転送プ コセッサ80からリセットアクノーリッジ信号が受信さ れるまで、別の動作は実行しない。リセットアクノーリ ッジの受信時にデジタル画像/グラフィックプロセッサ は次のシーケンスのオペレーションを開始する。すなわ ち既にセットされていなければホールトラッチをセット し、通信レジスタCOMM120のF、P、QおよびS ビットを0にクリア(これらビットの使用については後 述する) し、アドレスユニット120によりパンディン グ中のメモリアクセスをクリアし、インストラクション キャッシュサービスリクエストをリセットし、インスト ラクションレジスター実行ステージIRE752に次の インストラクションをロードする。

[0047]

【数3】

BR = [u.ncvz] A1.4 << 1. [A14 = Hex *0100%776*

【0048】このインストラクションはブコグラムカウンタPC701に対して1ビット左にシフトされたスタックポインタA14の内容に対して変化しないようにされている否定、桁上げ、オーバーフローおよび0ステータスビット、更にRビットセットを無条件にロードし、スタックポインタA14をリセットし、インストラクションレジスタアドレスステージIRAに下記のインストラクションをロードする。

[0049]

【数4】

*(PBA + Hex "FC") = PC

【0050】このインストラクションはアドレスPBAと16進数FCの合計によって表示されるアドレスにプログラムカウンタPC701の内容を記憶させ、インタラプト疑似インストラクションユニット770をセットして、次にインタラプト疑似インストラクションPS3をロードし、タスクインタラプトを表示するインタラプトフラグレジスタINTFLG11

5のピット0をクリアしてエミュレータトラップインタラプトETRAPをクリアし、ループ制御レジスタLCTLのピット11、7および3をクリアして、よってすべてのループをディスエーブルする。

【0051】マスタプロセッサ60がアンホールトコマンドワードを送信すると、デジタル画像/グラフィックプロセッサによる実行が開始する。この実行によってデジタル画像/グラフィックプロセッサの作動が開始すると16進数010#7FCをアドレス指定するよう、プログラムカウンタPC701に記憶されていたアドレスをセーブする。これにより12ビットだけ左にシフトされていたスタックポインタA14の前の内容およびプログラムカウンタPC701の制御ビット(ビット2~0)の現在の値がセーブされ、アドレス16進数010*

* 0 # 7 F 0 をスタックポインタ A 1 4 にロードし、プログラムカウンタ P C 7 O 1 に制御ビット 2 ~ Oが O O O となっているタスクインタラプトベクトルをロードし、アドレス 1 6 進数 O 1 O O # 7 F 8 に制御ビット 2 ~ O を含むインストラクションレジスタアドレスステージ I P A の内容を記憶し、アドレス 1 6 進数 O 1 O O # 7 F 4 に制御ビット 2 ~ O を含むインストラクションレジスタ実行ステージ I P E の内容を記憶し、タスクインタラプトによって示されたアドレスにおいてプログラムの実行を開始する。表 2 にリセット後のスタックステートが示されている。

[0052]

【表2】

アドレス	内容
16進数0100#7FC	リセット前の左に1つシフトされた場所からのスタックポ インタレジスタA14 リセット前からのインストラクションレジスタアドレスス
16進数0100#7F8	リセット前からのインストラクションレジスタアドレスス テージ1 R A
16進数0100#7F4	リセット前からのインストラクションレジスタ実行ステー ジIRE

25 9

【0053】インストラクションレジスターアドレスステージIRAおよびインストラクションレジスタ実行ステージIREの先のステートは、制御ビット2~0を含む。スタックポインタA14はアドレス16進数0100#7F0を含むことに留意のこと。

【0054】コマンドワードのうちのHピット(ビット 30) はホールトビットである。マスタプロセッサ60 はこのコマンドワードを任意のデジタル画像/グラフィー ックプロセッサに発生することもできるし、あるデジタ ル画像/グラフィックプロセッサはこのコマンドを自ら に発生することもできる。意図している実施例では、い ずれのデジタル画像/グラフィックプロセッサも他のデ ジタル画像/グラフィックプロセッサを停止することは できない。指定されたデジタル画像/グラフィックプロ セッサがこのコマンドワードを受信すると、デジタル画 像/グラフィックプロセッサはホールトラッチをセット し、パイプラインを停止させる。この後のデジタル画像 **/グラフィックプロセッサは無限にクロスバーメモリが** 競合しているかのように働く。何もリセットされず、何 もインタラプトは起きないか、またはそのように認識さ れる。あるデジタル画像/グラフィックプロセッサはコ マンドワードを送ることにより自身を停止させると、ホ ールトコマンドワードを送るインストラクションの後の 2つのインストラクションは、そのインストラクション パイプライン内にあることに留意されたい。ホールトコ マンドワードを発生したインストラクションの後の第1 インストラクションのアドレスパイプラインステージが

インストラクションパイプラインの性質により、すでに そのアドレスパイプラインステージを実行することにな ることに留意されたい。このようなホールトステートは マスタプロセッサ60からのアンホールトコマンドワー ドを受信することによってしか反転できない。

【0055】ホールト条件は変わらないので、デジタル 画像/グラフィックプロセッサ内のパワー消費量を減少 させる。デジタル画像/グラフィックプロセッサがこの モードになっている間、クロックを停止することにより 更にパワーを節約できる。

【0056】コマンドワードのUビット(ビット29) は、アンホールトビットである。このコマンドワードは マスタプロセッサ60から一つ以上のデジタル画像/グ ラフィックプロセッサ71、72、73、74によって しか発生できない。アンホールトコマンドワードは宛て 先デジタル画像/グラフィックプロセッサのホールトラ ッチをクリアし、デジタル画像/グラフィックプロセッ サは次に、何も起こらなかったがごとくホールトの後に コードの実行を再開する。これはハードウェアまたはコ ードリセットの後でデジタル画像/グラフィックプロセ ッサをスタートさせる好ましい方法である。アンホール トコマンドワードの実行時に宛て先デジタル画像/グラ フィックプロセッサは、そのタスクインタラプトベクト ルによって示されたアドレスでもコードの実行を始め る。Uビットの優先度は単一コマンドワードのHビット よりも高い。したがってHビットとUビットとの双方を 備えた単一コマンドワードを受信する結果、アンホール トコマンドが実行される。マスタプロセッサ60からのアンホールトコマンドワードとデジタル画像/グラフィックプロセッサ自体により送信されるホールトコマンドワードを同時に受信することにより、マスタプロセッサ60のアンホールトコマンドワードに優先権が与えられる。従って、RビットとUビットセットの双方を有するマスタプロセッサ60からの単一コマンドワードが受信される結果、デジタル画像/グラフィックプロセッサはホールト状態にリセットされる。

【0057】 コマンドワードの [ピット (ピット28) は、インストラクションキャッシュフラッシュビットで ある。マスタプロセッサ60がこのコマンドワードをい ずれかのデジタル画像/グラフィックプロセッサに送っ てもよいし、一つのデジタル画像/グラフィックプロセ ッサがかかるコマンドワードを自身に発生してもよい。 意図している実施例では、いずれのデジタル画像/グラ フィックプロセッサも他のデジタル画像/グラフィック プロセッサによるインストラクションキャッシュフラッ シュを命令できない。このコマンドワードを受信する指 定されたデジタル画像/グラフィックプロセッサはその インストラクションキャッシュをフラッシュする。イン ストラクションキャッシュフラッシュは、キャッシュタ グの値フィールドをキャッシュタグレジスタ自身の番号 にセットさせ、存在するビットのすべてをクリアし、 し、R、Uビットをタグレジスタ自身の番号にセットす

【0058】コマンドワードのDビット(ビット27)は、データキャッシュフィールドを表示する。デジタル画像/グラフィックプロセッサ71、72、73、74は、データキャッシュを使用しないので、このコマンドワードはデジタル画像/グラフィックプロセッサに適用されず、これらに無視される。マスタプロセッサ60はこのコマンドワードを自らに送り、そのデータキャッシュメモリ13および14をフラッシュさせることができる。

【0059】コマンドワードのKビット(ビット14)は、タスクインタラプトを表示している。マスタプロセッサ60はこのコマンドワードをいずれのデジタル画像/グラフィックプロセッサ71、72、73または74にも送ることができるが、いずれのデジタル画像/グラフィックプロセッサも他のデジタル画像/グラフィックプロセッサまたはマスタプロセッサ60にこのコマンドワードを送ることはできない。

【0060】コマンドワードのGビット(ビット13)は、メッセージインタラプトを表示する。いずれのデジタル画像/グラフィックプロセッサもこのメッセージインタラプトを他のデジタル画像/グラフィックプロセッサまたはマスタプロセッサ60に送ることができる。かかるコマンドワードで指定されたデジタル画像/グラフ

ィックプロセッサは、そのメッセージインタラプトフラグをセットし、メッセージインタラプトがインタラプトイネーブルレジスタINTEN110のビット20によりイネーブルされると、メッセージインタラプトを取り込む。好ましい実施例では、このコマンドワードは転送コントローラ80に送られることはない。

【0061】デジタル画像/グラフィックプロセッサが自身にコマンドワードを発生し、Hビットにより自らを停止させたり、またはIビットによってインストラクションキャッシュをフラッシュさせると、このコマンドを実行するには、このコマンドワードは対応するデジタル画像/グラフィックプロセッサの指定ビットセットを行していなければならない。これは一貫性を持たせ、かつコマンドワード機能を将来的に拡張できるようにするためである。

【0062】図5は通信レジスタCOMMのフィールド 定義を略図で示す。F、S、QおよびPビット(ビット 31~28) は、デジタル画像/グラフィックプロセッ サブ1、72、73または74および転送コントローラ 80からのパケット転送の通信に使用される。 Fおよび Sピットは通常の読み出し/書き込みビットであり、P ビットはSビットがOであるか、または同時にOにクリ アされる場合に限り書き込みが可能である。9ピット は、読み出し専用であり、パケット転送は転送コントロ ーラ8.0によるデータ移動のためのデジタル画像/グラ フィックプロセッサ71、72、73または74による リクエストである。これらデータ移動ではマイクロブコ セッサ集積回路100の内部のメモリー1~14および 21~40だけを必要とする場合もあれば、内部メモリ と外部メモリの双方を必要とする場合もある。パケット 転送はリンクされたリスト構造として記憶され、各デン タル画像/グラフィックプロセッサに対しては、1度に 一つのパケット転送しかアクティブにできない。リクエ スト中のデジタル画像/グラフィックプロセッサ71、 72、73または74に対応するパラメータメモリ2 5、30、35または40内の専用アドレスにおけるリ ンクされたリストポインタは、アクティブなリンクされ たリストの開始点をポイントする。リンクされたリスト における各エントリーは、次のリストエントリーに対す るポインタを含む。

【0063】パケット転送の初期化を行うには次のステップが必要である。まずデジタル画像/グラフィックプロセッサは、対応するパラメークメモリに所望するパケット転送パラメータをセットする。次にデジタル画像/グラフィックプロセッサは対応するパラメータメモリに所定のアドレスの16進数0100#0FCにリンクされたリストの第1リンクのアドレスを記憶し、ここで#はデジタル画像/グラフィックプロセッサの番号と置換される。Pビット(ビット28)の1へのセットにより、パケット転送の転送コントローラ80に警告が与え

られる。デジタル画像/グラフィックプロセッサはFビット(ビット31)を1にセットすることにより高い優先度をリクエストしたり、またはFビットをクリアすることにより低い優先度をリクエストできる。

【0064】転送コントローラ80はPピットがセット されたことを認識し、Fビットのステートに基づきパケ ット転送への優先度を割り当てる。転送コントローラ8 OはPビットをクリアし、Qビットをセットすることに よりパケット転送が待ち行列内にあることを表示する。 次に転送コントローラ80は対応するパラメータメモリ 内の所定のアドレス、すなわち16進数の0100#0 FCにアクセスし、リンクされたリストに基づくパケッ ト転送のサービスを行う。パケット転送が完了すると、 転送コントローラ80はQビットを0にクリアし、待ち 行列がもはやアクティブでないことを表示する。デジタ ル画像/グラフィックプロセッサは、パケット転送が完 了したかどうかを表示するため、このビットを周期的に 読み出すことができる。これとは別に、パケット転送自 体がパケット転送終了時にリクエスト中のデジタル画像 /グラフィックプロセッサをインタラプトするように転 送コントローラ80に命令することもできる。この場 合、転送コントローラ80はビット19すなわちパケッ ト転送エンドインタラプトビットPTENDをインタラ プトフラグレジスタINTFLG115にセットするこ とにより、インタラプトをデジタル画像/グラフィック プロセッサへ送る。パケット転送サービス中に転送コン トローラ80がエラーを生じると、ビット18、すなわ ちパケット転送エラーインタラプトビットPTERRO RをインタラプトフラグレジスタINTFLG115に セットすることにより、デジタル画像/グラフィックブ ロセッサにインタラプト信号を送る。デジタル画像/グ ラフィックプロセッサは表 1 および適当なインタラプト サービスルーチンに記載された位置に記憶されている適 当なインタラプトベクトルを有する。

【0065】デジタル画像/グラフィックプロセッサ は、転送コントローラ80が先のリクエストにサービス している間、別のパケットをリクエストできる。この場 合、デジタル画像/グラフィックプロセッサはQビット が1である間にPビットを1にセットする。これが行わ れると、転送コントローラ80はインタラプトフラグレ ジスタ I N T F L G 1 1 5 のビット 1 7 をセットするこ とにより、デジタル画像/グラフィックプロセッサにパ ケット転送ビジーインタラプトPTBを送る。転送コン トローラ80はPビットを0にクリアする。リクエスト 中のデジタル画像/グラフィックプロセッサのインタラ プトサービスルーチンは、第1パケット転送が待ち行列 内にある間、第2パケット転送を一時中止し、パケット 転送をキャンセルしたり、他のある訂正措置をとること ができる。このような特徴により、デジタル画像/グラ フィックプロセッサは通信レジスタCOMM120のQ ビットを最初にチェックすることなく、パケット転送を送ることができる。

【0066】デジタル画像/グラフィックプロセッサ は、Sビットを1にセットすることによりパケット転送 のサービスを一時中止にできる。転送コントローラ80 は、Sビットが1であることを検出する。パケット転送 が待ち行列内にある間このことが起きると、転送コント ローラ80はQビットをPビットにコピーし、Qビット をクリアする。これにより P ビットは一般に 1 にセット される。リクエスト中のデジタル画像/グラフィックプ ロセッサ内のソフトウェアは、SおよびPビットのステ ータスを変えることができる。転送コントローラ80は 一時中断されたパケット転送のリンクされたリスト内の 位置をメモリに保持する。SビットがOであり、Pビッ トが同時に1であると、転送コントローラ80が判断す ると、一時中止されていたパケット転送は再開される。 【0067】 通信レジスタCOMM120の同期ピット フィールド(ビット15~8)は、同期したマルチイン ストラクション、マルチデータモードで使用される。こ のフィールドは、同期したマルチインストラクション、 マルチデータモードを可能にするロックインストラクシ ョンLCKおよびこのモードをディスエーブルするアン ロックインストラクションUNLCKによって境界が定 められたインストラクションのために作動する。ビット 11~8は、インストラクションのフェッチをデジタル 画像/グラフィックプロセッサ74、73、72および 71とそれぞれ同期化すべきかどうかを表示している。 これらビットのいずれかにおける1は、対応するデジタ ル画像/グラフィックプロセッサが先のインストラクシ ョンの実行を完了したことを表示するまでのデジタル画 像/グラフィックプロセッサがインストラグションフェ ッチを遅延することを示している。このデジタル画像/ グラフィックプロセッサを同期すべき他のデジタル画像 **/グラフィックプロセッサは、同様にして通信レジスタ** COMM120内の対応するビットをセットすることに ある。デジタル画像/グラフィックブロセッサが同期し たマルチインストラクション、マルチデータモードにあ る場合、それ自身に対応する同期ビットをセットする必 要はないが、セットしても害はない。ビット15~12 は、8つのデジタル画像/グラフィックプロセッサまで 拡張する場合に保留したものである。

【0068】通信レジスタCOMM120のDIGP#フィールド(ビット2~0)は、マルチプロセッサ集積回路100上の各々の特定のデジタル画像/グラフィックプロセッサに対してユニークとなっている。これらビットは読み出し専用であり、これらビットに書き込もうとする試みは不可能である。これは同地つでないデジタル画像/グラフィックプロセッサ71、72、73および74の一部にすぎないからであり、ビット1~0は表3に示すような特定のデジタル画像/グラフィックプロ

セッサを識別する2ビットのコードに配線で発生できる。

【0069】

COMM フィールド 1 0	パラレル プロセッサ
0 0	DIGPO (71)
0 1	DIGP1 (72)
1 0	DIGP2 (73)
1 1	DIGP3 (74)

【0070】ビット2は8個のデジタル画像/グラフィックプコビッサを有するマルチプロセッサ集積回路100で使用するために保留されていることに留意されたい。現在好ましい実施例は、このビットは、4つのデジタル画像/グラフィックプロセッサ71、72、73および74のすべてに対し0となるように、配線で発生される。

【0071】 通信レジスタ COMM 120 のこの部分は 特定のデジタル画像/グラフィックプロセッサを識別す るように働き、デジタル画像/グラフィックプロセッサ の識別番号は通信レジスタCOMM120と7(16進 数0000007)とAND論理演算することによって 抽出できる。例えば、インストラクションD0=COM M&7がこれを行う。このインストラクションは通信シ ジスタCOMM120のビット2~10内のデータだけ をリターンさせる。このインストラクションは8個のデ ジタル画像/グラフィックプロセッサを有する実施例に 対して適しており、各デジタル画像/グラフィックプコ セッサに対応するデータメモリおよびパラメータメモリ のアドレスは、そのデータ画像/グラフィックプロセッ サの識別に依存するので、識別番号によりソフトウェア がこれら対応するメモリのアドレスを計算できる。この ような識別番号を使用することにより、プログラムを実 行する特定のデジタル画像/グラフィックプロセッサと 独立したソフトウェアを書き込むことが可能となる。デ ジタル画像/グラフィックプロセッサと独立したプログ ラムが、対応するパラメータメモリのベースアドレス と、データメモリのベースアドレスに対しレジスタPB AおよびDBAを使用することもできる。

【0072】マルチプロセッサ集積回路100は小エンディアンまたは大エンディアンフォーマットで作動できる。特に表記しなければ、図および表は大エンディアンフォーマットでのオペレーションを示す。内部レジスタおよび外部データバスのためのビットナンバリングは、常に右側にビット0を有する小エンディアンの規定に従う。64ビットのWワード内のバイトは、小エンディアンモードでは右側からアドレス指定され、大エンディアンモードでは左側からアドレス指定される。常に32ビットオペレーションを用いて内部レジスタにアクセスす

ることにより混乱を受けることができる。他の実施例で パス幅を広くしたり狭くしたりすることもできる。16 ビットの整数倍であるバス幅が最も有効であると信じら れる。

【0073】転送コントローラ80は、マルチプロセッ サ集積回路100のうちのマスタプロセッサ60および デジタル画像/グラフィックプロセッサ71、72、7 3、74と外部メモリ、例えばビデオRAM5および6 並びにメモリ9との間のインターフェースとなってい る。転送コントローラ80は、いくつかの自律的メモリ オペレーションのみならずプロセッサによってリクエス トされるメモリオペレーションを実行する。これらにつ いては後述する。転送コントローラ80はすべてのメモ リ11、12、13、14、15、21、22、23、 24, 25, 26, 27, 28, 29, 30, 31, 3 2、33、34、35、36、37、38、39および 40にアクセスをするクロスパー50に、64ピットの パス接続をしている。従って転送コントローラ80はイ ンストラクションキャッシュ、デ…タメモリおよびパラ メータメモリのすべてにアクセスできる。第2の64ビ ットのバスは、画像システムバスに接続し、オフチップ アクセスを行う。

【0074】転送コントローラ80はそのホールド/ホ ールドアクノーリッジ機構を使用することにより、画像 システムを介する外部メモリへのアクセスを外部ホスト が行うことを可能にしている。転送コントコーラ80は キャッシュミスおよびパケット転送リクエストを行い、 外部DRAM/VRAMのリフレッシュを行い、フレー ムコントローラ90が必要とするシリアルンジスタ転送 サイクルを実行し、VRAMをベースとするディスプレ イ/キャプチャバッファを更新する。メモリ22、2 3, 24, 27, 28, 29, 32, 33, 34, 3 7、38および39を用いる転送コントローラ80のメ モリオペレーションは、通常、デジタル画像/グラフィ ックプロセッサ71、72、73、74またはマスタブ ロセッサ60からのパケット転送リクエストに応答して 行われる。パケット転送は、オンチップメモリとオフチ ップメモリとの間でデータを転送する極めてフレキシブ ルな方法を提供するものである。転送コントローラ80 は直接外部アクセス(DEA)サイクルを用いることに より、プロセッサに直接データを送ることもできる。直 接外部アクセスサイクルはデジタル画像/グラフィック プコセッサ71、72、73、74がオフチップメモリ にアクセスできるようにすると共に、外部メモリにアク セスする際にマスタプロセッサ60がそのデータキャッ シュメモリをバイパスできるようにする。転送コントロ ーラ80は種々のリクエストの優先権を定め、必要であ ればパケット転送リクエスト間で外部メモリインターフ ェースをタイムシェアする。マスタプロセッサ60、デ ジタル画像/グラフィックプロセッサ71、72、7

3、74、フレームコントローラ90およびホスト処理 システム1からのリクエストのすべては固定された優先 度(順位)決定方法によりサービスされる。同じ優先度 の多数のリクエストがペンディングであると、転送コン トローラ80はラウンドロビン方法に基づいてこれらに サービスを行う。

【0075】転送コントローラ80はプロセッサからの多くの異なるタイプのリクエストを処理しなければならない。最適なシステムの性能を保つには、これらリクエストは緊急度および重要性によって優先度が定められる。転送コントローラ80はこれらの異なる優先度に基づいて作動するので、クロスバー50に対する自己の優先度はサイクルごとに変わり得る。

【0076】図6は、画像システムバス上での転送コントローラ80のオペレーションの優先度を示す。これは階層200として示されている。同じ優先度の多数のリクエストが受信されると、転送コントローラ80はこれらをラウンドロビン法で処理する。これについては図6に示されている。いずれのプコセッサもパケット転送に対して一つのアクティブな優先度しか有することができるが、デジタル画像/グラフィックプロセッサ71、72、73、74は、高低優先度のパケット転送に限定されている。

【0077】最高優先度201はホスト処理システム1による外部バスリクエスト (HRRQ) のサービスである。転送コントコーラ80はホストリクエストライン上の信号に応答し、画像システムバスの制御をホスト処理システム1の下に置くことができる。

【0078】次に低い優先度202は、フレームコントローラ90からのメモリリクエストのサービスである。次に低い優先度203は、緊急なダイナミックランダムアクセスメモリ(DRAM)のリフレッシュリクエストのサービスである。更に下に述べるように、DRAMリフレッシュリクエストの所定のバックログが形成された際に、これら緊急DRAMリフレッシュリクエストが生じる。

【0079】次の優先度204は、マスタプロセッサ6 0のインストラクションキャッシュメモリ11および1 2、データキャッシュメモリ12および13のサービス 並びにインタラプトがディスエーブルされたときのマタプロセッサ60の緊急パケットリクエストである。各 プロセッサに含まれる関連するキャッシュロジックにより、キャッシュに関連する転送コントローラ80のすべてのオペレーションが自動的にリクエストされる。リクエストされたデータは外部メモリ位置からリクエスサウアロセッサのデータキャッシュメモリ内の適当なマスタプロセッサ60が必要とする際に、マスタプロセッサ6 0のためにデータキャッシュメモリ13および14のダーティサブプロックもセープする。緊急パケット転送リクエストはマスタプロセッサ60によってリクエストできるだけであり、パケット転送リクエスト内の特定のビットのセッティングを含む。これについては後述する。マスタプロセッサ60がインタラプトをイネーブルする場合、これらデータ転送は優先度が低いことに留意されたい。

【0080】次に低い優先度は、デジタル画像/グラフィックプロセッサ71、72、73、74またはマスクプロセッサ60のインストラクションキャッシュメモリ12および13のインストラクションキャッシュメーリ12および13のインストラクションキャッシュリクエストのサービス、並びにインタラプトがイネーブルされている時のアクセス、並びにインタラプトがイネーブルされている時のアクセス、立びにインタラプトがイネーブルされている時のアクセストは、リクエストしているプロセッサに応じてマウンドロビン法により処理されることに留意されたい、同じプロセッサに対するキャッシュサービスリクエストは、次のプロセッサにトークンを送る前にサービスされる。

【0081】次の優先レベル206は、高い優先度のパ ケット転送である。図6に示すように、種々のプロセッ サから生じたパケット転送は、ラウンドロビン法で処理 される。マスタプロセッサ60またはデジタル画像/グ ラフィックプロセッサ71、72、73または74のう ちの一つがリクエストされたデータを待っている場合、 通常、高い優先度のパケット転送を用いる。転送コント ローラ80は次の優先レベル207を有する低い優先度 のパケット転送に対して同様なラウンドロビン法を用い る。マスタプロセッサ60またはデジタル画像/グラフ ィックプロセッサ71、72、73または74のうちの ーつが、リクエストされたデータを待っていない場合、 このプロセッサは低い優先度のバケット転送を通常用い る。後述するように、リクエスト中のプロセッサはバケ ット転送を緊急にするか、高い優先度にするか、または 低い優先度にするかを表示する。

【0082】各リクエストの優先原理について、下に説明する。外部デバイス、例えばホスト処理システム1は、欲する場合、迅速なアクセスを行うことができなければならない。外部デバイスは後述するように、REQ〔1:0〕をモニタすることにより、必要であれば高い優先度のリクエストに対し転送コントローラ80に回りシステムバスを戻すことができる。フレームコントロデオティスプレイまたはビデオディスプレイまたはビデオディスプレイまたはビデオディスプレイまたはビデオキャプチャを悪化することなく、タイムクリティカル度をマけ入れる。ホストリクエストサイクルおよびフレームコントローラ90のリクエストは、間欠的にしか発生し

ないので、高い優先度を必要とする緊急DRAMリフレ ッシュはその下の優先度が与えられる。次の優先度はマ スタプロセッサ60のキャッシュサービス、ダイレクト 外部アクセスおよびマスタプロセッサ60のインタラプ トがディスエーブルされている際に生じる緊急優先度の パケット転送サイクルである。これにより、通常インタ ラプトをディスエーブルするマスタプロセッサ60のイ ンタラプトサービスルーチンは、システム性能を最大に するようにできるだけ迅速に実行することができる。デ ジタル回像/グラフィックプコセッサ71、72、7 3、74のキャッシュサービスおよびダイレクト外部ア クセスリクエストは次の優先度である。リクエストのサ ービスがなされるまで、プロセッサはアイドル状態であ るので、これらを迅速にサービスすることが重要であ る。マスタプロセッサ60のキャッシュサービス、ダイ レクト外部アクセスリクエストおよび緊急パケット転送 も、インタラプトがイネーブルされている場合のこの優 先度にある。その理由は、マスタプロセッサ60はシス テム内の他の場所からのインタラプトリクエストにサー ビスしていないからである。高い優先度のパケット転送 はリクエスト中のプロセッサが転送を終了するのにデー タを待っていること、または転送コントローラ80が外 部パスパンド幅を最適にするよう、クロスパーアクセス のためにデジタル画像/グラフィックプロセッサ71、 72、73および74よりも高い優先度とすることが必 要であることを意味している。低い優先度のバケット転 送は、プロセッサがデータを待っていないことを意味し ているので、これらには極めて低い優先度が与えられ る。意図する実施例では、トリックルリフレッシュサイ クルに最下位の優先度が与えられる。これらサイクル は、外部パスがアイドル状態であり、リフレッシュバッ クログが0でない場合に実行されるだけである。これ は、バックログを小さくし、後の時間に高い優先度の緊 急リフレッシュがリクエストされる可能性を少なくする のに役立っている。

【0083】転送コントローラ80が同じ優先度の異なるプロセッサから多数のリクエストを受けるときはいウ・ドロビンサから多数のリクエストを受けるときはいウ・ドロビン法は、固定された周期的な優先方法である。ロビン法は、固定された周期的な優先方法である。ロビン法は、ラウンドロビンからいずれのプロセッサも除くことができないことを意味している。特にシッサを変えることができないたこすると、常にチェーンクでストが完了すると、常にディング中のリクエストが完了する次のプロセッサがにラウンドロビントークンが渡される。他のプロセッサがにラウンドロビントークンが渡される。他のプロセッサがあるときは、これによって一つのプロセッサが転送コントローラ80を独占することが防止される。

【0084】転送コントローラ80のサービスを行うリ クエストレベルに応じ、転送コントローラ80のクロス

パーの優先度はダイナミックに変わる。これについて は、図7において階層210として示されている。転送 コントローラ80には次の優先度が割り当てられる。緊 急優先度のパケット転送リクエスト、キャッシュサービ スリクエスト、ダイレクト外部アクセスリクエストのサ ービスを行っているとき、またはそのパイプラインをフ ラッシングしているときに、転送コントローラ80はマ スタプロセッサ60の優先度212の上の優先度で作動 する。転送コントローラ80が、緊急DRAMリフレッ ^ シュリクエスト、フレームコントローラ90からのリク エスト、ホストインターフェースリクエストまたはソフ トリセットを受けるときはいつも、そのバイプラインを フラッシュする。これらは完了を待っている待機中の外 部サイクルで開始することはできない。バイプラインの フラッシングは、ときどき生じるか、または短期間の間 マスタプロセッサ60をロックアウトするだけである。

【0085】転送コントローラ80にはデジタル画像/グラフィックプロセッサ71、72、73、74の優先度214よりも高く、かつ高優先度のパケット転送用マスタプロセッサ60よりも低い優先度213が与えられる。これにより、マスタプロセッサ60をロックアウトすることなく転送コントローラ80に最大の可能な優先度が与えられる。マスタプロセッサ60は一般にコントローラとして使用されるので、長期間これをロックアウトすることは、システムに好ましくない影響が及ぶ。

【0086】転送コントローラ80が低い優先度のパケット転送を行う場合、このコントローラの優先度214 はデジタル画像/グラフィックプコセッサ71、72、73、74のラウンドロビンの優先度214よりも低い。これによってパケット転送の優先度が低い際に転送コントローラ80がデジタル画像/グラフィックプロセッサ71、72、73、74からのクロスパンド幅をスチールすることが防止される。デジタル画像/グラフィックプロセッサ71、72、73、74のコーカルメモリアクセスは異なるメモリに向けられ、干渉できないことに留意すべきである。従ってこれらコーカルメモリアクセスはラウンドコビン法で同じステージを有する。

【0087】転送コントコーラ80によってより高い優先度のリクエストが受け入れられる場合、このコントローラは新しいリクエストのクロスバーの優先度で現在のオペレーションを完了したり、一時中断したりする。これによりシステム内でのブロックが発生しないよう保証される。従って例えば高い優先度のバケット転送リクエストが受け入れられる場合、高い優先度で低い優先度のパケット転送の一時中断が生じる。

【0088】転送コントローラ80はデジタル画像/グラフィックプロセッサ71、72、73、74のインストラクションキャッシュミス、マスタブロセッサ60のインストラクションおよびデータキャッシュリーピスリクエ的にサービスを行う。多数のキャッシュサービスリクエ

ストが受信されると、転送コントローラ80は図6に示すように、ラウンドロビン法に基づき、これらの優先度を定める。キャッシュミスのサービスが完了すると、転送コントローラ80はリクエスト中のプロセッサにシグナルを送る。マスタプロセッサ60はラウンドロビンでの順番内にサービスされるインストラクションおよびデータキャッシュの双方を有することができる。

【0089】デジタル画像/グラフィックプロセッサ7 1、72、73、74のインストラクションキャッシュ は、各々4つの128パイト(16インストラクショ ン) のサブブロックを含む 4 つのブロックから成る 1 方 向の組の関連(完全関連)キャッシュである。他の実施 例では、他方向の組の関連キャッシュを用いることもで きる。デジタル画像/グラフィックプロセッサがキャッ シュミスを経験すると、このプログラムフロー制御ユニ ットは転送コントローラ80に信号を送ってキャッシュ. ミスサービスをリクエストする。デジタル画像/グラフ イックプロセッサ71、72、73または74は、イン ストラクションを入れるキャッシュブロックを決定し、 この情報のみならずアドレスも転送コントローラ80へ 送る。転送コントローラ80は、外部メモリからの完全 サブプロック(128パイト)をフェッチし、これをリ クエスト中のデジタル画像/グラフィックプロセッサ7 1、72、73、74の適当なキャッシュサブブロック へ入れる。次に転送コントローラ80はリクエストのサ ービスが完了し、プロセッサがそのプログラムの実行を 続けることができる旨を、デジタル画像/グラフィック プロセッサ71、72、73または74へ知らせる。

【0090】マスタプロセッサ60は、各々4ブロックから成る4方向の関連する組である。各ブロックは4つの64バイトのサブブロックを含む。マスタプロセッサ60はインストラクションキャッシュまたはデータキャッシュ、または双方に対するサービスをリクエストできる。マスタプロセッサ60のインストラクションキャッシュサービスリクエストは、転送コントローラ80によりフェッチされるサブブロックの大きさがわずか64バイトであることを除けば、デジタル画像/グラフィックプロセッサ71、72、73、74のキャッシュリクエストと同様に取り扱われる。

【0091】マスタプロセッサ60のデータキャッシュメモリ13および14は、転送コントローラ80がその内容を外部メモリに書き戻すようにリクエストできる点でインストラクションキャッシュ11および12と異なっている。転送コントローラ80はマスタプロセッサ60のデータキャッシュミスに対し、マスタプロセッサ60のインストラクションキャッシュを用いる場合と同じように、64バイトのサブブロックをフェッチする。べてのブロックを使用したことによりマスタプロセッサ60がブロックミスを起こす場合、このプロセッサはまず最

初に転送コントローラ80にブロックを置換する前に、 最後に使用したブロック内にダーティサブブロックを書 き戻すことをリクエストする。ダーティサブブロックの 書き戻しは、ラウンドロビン優先度内の単一マスタプロ セッサ60の順番内で行うことができる。転送コントロ ーラ80は特殊キャッシュインストラクションに応答し てダーティサブブロックを書き戻すようにもリクエスト できる。

【0092】転送コントローラ80はマスタプロセッサ 60およびデジタル画像/グラフィックプロセッサ7 1、72、73、74からのすべてのダイレクト外部ア クセス (DEA) リクエストを処理する責任を負ってい る。ダインクト外部アクセスサイクルはデジタル画像/ グラフィックプロセッサ71、72、73、74が外部 メモリ内のデータに直接アクセスできるようにすると共 に、マスタプロセッサ60がそのデータキャッシュをバ イパスできるようにする。ダイレクト外部アクセスには 高い優先度が与えられているので、これらアクセスは長 さが1バイト、半ワード(16ビット)、1ワード(3 2ビット)、またはダブルワード(64ビット)となり 得る単一アクセスに限られる。これにより、一つのプロ セッサが多数のダイレクト外部アクセスサイクルで外部 バスを独占することが防止され、これによりダイレクト 外部アクセスリクエストおよび他のプロセッサのキャッ シュミスのサービスが行われるのが防止される。単一の オフチップメモリ位置への高速アクセス、例えばプログ ラム可変またはオフチップレジスタが必要なときに、ダ インクト外部アクセスサイクルが使用される。

【0093】デジタル画像/グラフィックプロセッサ7 1、72、73、74は、それらのパラメータメモリ2 5、30、35および40、並びにそれらのデータメモ 122, 23, 24, 26, 28, 29, 32, 33, 34、37、38および39に通常アクセスする。16 進数0200000以上のアドレスへのアクセスによ り、ダイレクト外部アクセスリクエストは自動的に転送 コントローラ80へ送られる。このリクエストはキャッ シュダイシクト外部アクセスラウンドロビンにおけるリ クエスト中のデジタル画像/グラフィックプロセッサ7 1、72、73、74の順番に達したときにサービスを 受ける。キャッシュミスリクエストおよびダイレクト外 部アクセスリクエストの双方は、継続中の場合に1回で サービスを行うことができる。クロスバーを介してアク セスできないオンチップメモリ領域、例えばマスタプロ セッサ60のパラメータメモリ16へのデジタル画像/ グラフィックプロセッサ71、72、73、74のアク セスは、転送コントローラ80へのダイレクト外部アク セスリクエストに変換される。しかしながらこのダイレ クト外部アクセスはフォールトとなる。フォールトを生 じさせるようなデジタル画像/グラフィックプロセッサ 71、72、73、74のダイレクト外部アクセスサイ

クルは、フォールトしたデジタル画像/グラフィックプロセッサ71、72、73、74のキャッシュサイクルと同じように取り扱われる。

【0094】マスタプロセッサ60はデジタル画像/グ ラフィックプロセッサ71、72、73、74と若干異 なる態様でダイレクト外部アクセスサイクルを用いる。 マスタプロセッサ60は、データキャッシュメモリ13 および14により通常外部メモリにアクセスする。マス タプロセッサ60はダイレクト外部アクセスサイクルを 利用し、データキャッシュメモリ13および14および アクセスメモリを直接パイパスする。特殊メモリコード また位記憶インストラクションを用いることにより、ダ インクト外部アクセスサイクルが明瞭に指定される。マ スタフロセッサ60にアクセスできないオンチップアド レス、例えばデジタル画像/グラフィックプロセッサ7 1、72、73、74のインストラクションキャッシュ メモリ21、26、31および36に対するかかる特別 ロードまたは記憶インストラクションを、マスタプロセ ッサ60が実行しようとする場合、このオペレーション はダインクト外部アクセスリクエストに変換され、次に 変換コントコーラ80によってフォールトされる。アク セス可能なオンチップメモリ領域、例えばオンチップレ ジスタまたはデジタル画像/グラフィックプロセッサ7 1、72、73、74のデークメモリ22、23、2 4, 27, 28, 29, 32, 33, 34, 37, 3 8、39への特別メモリロードまたは記憶オペレーショ ンは、通常のロードまたは配換オペレーションに変換さ れ、転送コントコーラ80を介してダインクト外部アク セスリクエストは行われない。

【0095】図8は、転送コントローラ80の高度なブロック図を示す。下記に、各主要ブロックを簡単に説明する。転送コントローラ80は内部メモリインターフェース301と、外部メモリインターフェース302と、リクエスト待ち行列化および優先度決定回路303と、

キャッシュ、VRAMおよびリフレッシュコントローラ 310と、パケット転送用先入れ先出し(FIFO)パッファ 311と、キャッシュパッファ 312と、ソースレジスタ 321およびソース制御ロジック 322から成るソースマシン 320と、ソースマルチプレクサおよびアライメントロジック 302と、宛て先レジスタ 341 および宛て先制御ロジック 342から成る宛て先マシン 340と、宛て先マルチプレクサおよびアライメントコジック 302とから成る。

【0096】転送コントローラ80はマルチプコセッサ 集積回路100による外部メモリへのすべてのアクセス に対して責任を負っている。外部メモリインターフェースは多数の異なるタイプや大きさのノモリデバイスおよ び周辺機器に合わせるように設計されている。アクセス されるメモリのタイプは、ダイナミックに決定されるの で、各メモリサイクルのタイミングはアクセスされるデ バイスに対して最適にすることができる。

【0097】次は、外部メモインターフェース302を 介して外部データアクセスのために使用されるマルチブ コセッサ集積回路100の信号のリストである。

【0098】アドレスバスA〔31:0〕。これはマルチプロセッサ集積回路100からの32ビットのバイトアドレスを外部メモリに送るためのものである。このアドレスはDRAMアクセスに対して多重化できる。

【0099】アクセスシフト選択AS [2:0]。これらの入力は転送プロセッサ80による別アドレスペ与えられるシフト最を決定する。表4a および45に示すように、0を含む8つのシフト最がサポートされている、表4aはアドレスバスピットA [31:16] 上の出力を示し、表4bはアドレスパスピットA [15:0] 上の出力を示す。

[0100]

【表4】

AS[2:0]	A[31:16]	_
AS[ZIU]	31 30 20 28 27 26 25 24 23 22 21 20 19 18 17 1	5
000	31 30 20 28 27 26 25 24 23 22 21 20 19 18 17 1	5
001	23 22 21 20 19 18 17 16 15 14 13 12 11 10 9	8
010	22 21 20 19 18 17 16 15 14 13 12 11 10 9 8	7
011	21 20 19 18 17 16 15 14 13 12 11 10 9 8 7	6
100	20 19 18 17 16 15 14 13 12 11 10 9 8 7 6	5
101	19 18 17 16 15 14 13 12 11 10 9 8 7 6 5	ā
110	18 17 16 15 14 13 12 11 10 9 8 7 6 5 4	ī
111	17 16 15 14 13 12 11 10 9 8 7 6 5 4 3	2

影でロ

					A	[15								
V2[5:0]	15 14	13 12	11	10	•	<u> </u>	7	C	5	٠	2	2	1	0
000	15 14	13 12	וו	16	<u>\$</u> .	į	7	(5	4	3	2	ı	Ú
001	7 6	5 4	3	2	3.	0	X	X	X	X	X	2	1	0
010	6 5	4 3	2	À	Ü	×	X	A	X	X	X	Z	1	Ú
011	5 4	3 2	: 1	Ω	Σ.	X	X	Х	X	X	X	2	1	0
100	4 3	2 1	LG	X	x	X	X	x	X	X	x	2	1	0
101	3 2	1 (X	х	Х	X	Х	X	X	X	X	2	1	0
110	2 1	0 2	X	X	X	X	X	X	X	X	X	2	1	Ō
111	1 0	X X	C X	X	х	X	X	X	X	x	x	2	1	0

表 4 b

【0101】行アドレス時間の間、アドレスバスA [31:0]は、通常のアドレス値を出力する。列アドレス時間の間、アドレスバスA [31:0]は表4aおよび4bに示すようにアドレスシフト選択AS [2:0]に従ってシフトされたアドレス値を出力する。Xと表示されたアドレスライン出力は、ドライブされず、高インピーダンス状態にセットされたものであることに留意されたい。

【0102】バスサイズ選択BS [1:0]。これは64ビット幅よりも狭いデータバスに対するダイナミックなバスの大きさの決定を可能とする。下記の表5に、これら入力信号のコード化を示す。

【0103】 【表5】

PS []	1:01	ピットサイズ		
U	v	8	ピット	
0	1	16	ビット	
1	0	32	ピット	
1	1	64	Maria k	

【0104】出力プロックCLKOUT。このクロック出力は外部ロジックがマルチプロセッサ集積回路100の作動に同期できるようにするものである。別タイミング選択CT【1:0】。これらの入力信号は転送コントローラ80によって与えられる現在のメモリサイクルのどのタイミングであるかを決定する。下記の表6にこれら入力信号のコード化を示す。

【0105】 【表6】

	*
CT[1:0]	メモリタイミング
0 0 0 1 1 0 1 1	パイプライン状の1サイクル/列 非パイプライン状の1サイクル/列 非パイプライン状の2サイクル/列 非パイプライン状の3サイクル/列

& 6

【0106】列アドレスストロープCAS' [7:0]。これら出力は、DRAM/VRAMの反転CASをドライプする。個々のパイトアクセスを可能にするように、8個のストローブが達成される。エンディアンモードにかかわらず、反転CAS [0]は、D[7:0]でのデータ転送に対応し、CAS' [1]は、D[15:9]上の転送に対応する。トランスペアレンシーではこれら信号はパイト書き込みストローブとして使用される。データバスD[63:0]。この入出力バスは、マルチプロセッサ集積回路100の内外にメモリサイク

ル当たり64ビットまでのアクセスを可能とする。 【0107】データバッファ出力イネーブルDBE N'。この出力はデータトランシーバをオンにするのに 用いることができる。データ方向インディケータDDI N'。この出力は、データトランシーバに対する方向インディケータとなる。特別機能ピンDSF1およびDSF2。これら出力は特別VRAM機能を選択するのに使用される。フォールト反転FAULT。この入力はメモリフォールトが生じたことを、マルチプロセッサ集積回路100に知らせる。 【0108】ページサイズ選択PS [2:0]。これら入力は現在アクセスされているメモリのページ選択をマルチプロセッサ集積回路100に示す。これら入力の使用については、後に更に詳細に説明する。行アドレスストロープ反転RAS。これら出力はDRAM/VRAMの反転RAS入力をドライブする。

【0109】READY。この入力は完了すべきメモリサイクルに対して外部デバイスがンディー状態となっていることを表示する。これはメモリサイクル内に待機ステートを挿入するのに、転送コントローラ80によって使用される。

【0110】リトライRETRY'。この入力はメモリがビジーとなっており、転送コントローラ80が再びメモリサイクルを開始すべきことをマルチプロセッサ集積回路100に表示するものである。行ラッチRL'。こ*

* の出力はアドレスバス上に有効な32ビットアドレスが 存在していることを表示するものである。

【0111】ステータスコードSTATUS [4:0]。この出力は現在の転送コントローラのメモリサイクルのタイプと、起点についての詳細な説明を与える。表7に示すように、行アクセスの開始から列アクセスの開始までに、STATUS [4:1]の出力がコード化される。下記のUTIME と共にこれらをコーディングすることにより、マルチプロセッサ集積回路100のタイミングに発生するメモリタイミングを外部デバイスが発生することができるようなっている。

【0112】。

STATUS [4:0] 7074474

00000	31R103[4.0]	/////
1 1 1 0 0 パケット伝送フルシフトレジスタ読み出し 1 1 1 0 1 パケット伝送フルシフトレジスタ語を込み 1 1 1 1 0 保留	0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 0 1 0 1 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0	通常の統み出し 通常のとき込みリプロ
	1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0	保留 パケット伝送フルシフトレジスタ読み出し パケット伝送フルシフトレジスタ書を込み 保留

表7

【0113】行時間ステータスコードの詳細は次のとおりである。パケット転送、キャッシュミスまたはダイレクト外部アクセスリクエストに対しては通常の読み出しコードが出力される。パケット転送、データキャッシュ書き戻しまたはダイレクト外部アクセスリクエストによって発生される通常の書き込みサイクルに対しては通常の書き込みコードが出力される。トリックルリフレッシュサイクルおよびリフレッシュコントローラからの緊急リフレッシュサイクルの間にリフレッシュコードが出力される。

【0114】下記に周辺デバイスパケット読み出しおよび書き込みについて更に説明する。周辺デバイスのパケ

ット転送の結果として生じるメモリ読み出しサイクルに対しては、周辺デバイスパケット転送読み出しコードが出力される。このことは、後の列アクセス上のメモリかち読み出されるデータを、転送を開始させた周辺デバイスによってラッチすべきことを示している。周辺デバイスのバケット転送の結果として生じるメモリ書き込みサイクルに対しては、周辺デバイスパケット転送書き込みコードが出力される。このことは、周辺デバイスがメモリ内に入れるべきデータでバスをドライブできるように、後の列アクセスの間にマルチプロセッサ集積回路100がデータバスを高インピーダンスにすることを意味している。

【0115】ブロック書き込みは特別なVRAMサイク

ルである。ブロック書き込みアクセスモードでパケット 転送によって発生されたVRAMに対し、ブロック書き 込みサイクル中にブロック書き込みコードが出力され る。アクセスモードとしてブロック書き込みを指定した パケット転送のカラーレジスタロード部分の間でロード カラーレジスタコードが出力される。このサイクルはシ ステムVRAMのカラーレジスタにデータを入れるのに 使用され、このカラーレジスタデータは部分書き込みサイクル中にメモリに書き込まれる。

【0116】シリアルレジスタ転送アクセスモードを使用してパケット転送のソースサイクルの間にパケット転送シフトレジスタ読み出しコードが出力される。このサイクルはシステムのVRAM上で読み出しメモリからレジスタへの転送を行うものである。シリアルレジスタ転送アクセスモードを指定したパケット転送の宛て先サイクルの間に出力される。このサイクルシステムVRAM上での書き込みレジスタからメモリへの転送を実行する。

【0117】このフレームサイクルはフレームコントローラ90によって必要とされるメモリアクセスである。シフトレジスタの読み出しおよび書き込みは特別シルアルレジスタのVRAMサイクルとなっている。位置読み出し転送コードのうちのフレーム0は、フレームコントローラ90によってリクエストされるそれぞれのフル読み出し転送サイクルの間に出力される。これらサイクルはシステムVRAM上でのフル読み出し転送サイクルを実行し、STATUS【2】信号はフレーム0のリクエストサイクルでは1である。フレームコントローラ90によってリクエストされるフル書き込み転送サイクルの間にフ

レーム0または1の書き込み転送コードが出力される。 これらサイクルは、システムVRAM上でのフル書き込 み転送サイクルを実行する。STATUS [2] 信号は フレーム0のリクエストサイクルに対しては0であり、 フレーム1のリクエストサイクルに対しては1である。 フレームコントローラ90はスプリット読み出し転送サ イクルをリクエストするとフレーム 0 または 1 のスプリ ット読み出し転送コードが出力される。これらサイクル はVRAMメモリの行からシリアルレジスタの半分への 転送を行う。STATUS〔2〕信号はフレーム0のリ クエストサイクルに対しては0であり、フレーム1のリ クエストサイクルに対しては1である。フレームコント ローラ90によってリクエストされるスプリット書き込 み転送サイクルの間に、フレーム0または1のスプリッ ト書き込み転送コードが出力される。これらサイクルは VRAMシリアルレジスタの半分からメモリアレイ内へ 転送を行う。STATUS[2]信号はフレーム0のリ クエストサイクルに対しては0であり、フレーム1のリ クエストサイクルに対しては1である。

【0118】別アクセスからのスタートから行アクセスのスタートまでに、表8に示すように、STATUS [4:1]の出力がコード化される。この情報は、転送コントローラ80を介してマルチプロセッサ集積回路100により出力され、メモリサイクルをリクエストするモジュールを示す。これら信号は、システム解析およびデバッグのため発生されるが、外部メモリシステムには不要である。

[0119]

【表8】

STATUS [4:0]

アクティビテイ

```
DIGPO 低優先度パケット伝送
00000
00001
         DIGPO
               高優先度パケット転送
         DIGPO
00010
                キャッシュ
         DIGPO DEA
00011
               低優先度パケット伝送
         DIGPI
00100
         DIGP1
                高優先度パケット転送
00101
00110
         DIGP1
                キャッシュ
         DIPGI
                D E A
00111
                低個先度パケット伝送
01000
         DIGP2
                高层先度/马 分下基道
01001
         DIGP2
         DIGP2
                キャッシュ
01010
         DIPG 2
               DEA
01011
01100
         DIGP3
                選択を投バシットは透
               現代を取べた。上位選
         DIGP3
01101
         DIGPS
               キャッシュ
01110
01111
         DIPGS
               DEA
         MP 低骨先度パケット部語
10000
            高優先度パケット伝送。
10001
         MP
            緊急パケット伝送インタラブトイネーブル
         M P
10010
10011
         MΡ
            緊急パケット転送インタラプトディスエーブル
10100
         似都
         保留
10101
            インストラクションキャッシュインタラプトイネーブル
         MP
10110
             インストラクションキャッシュインタラプトディスエーブル
10111
         M P
            DEAインタラブトイネーブル
         ΜP
11000
            DEAインタラブ!ディスエーブル
11001
         MP
         MΡ
            データキャッショインタラブトイネーブル
11010
         MP
            ニデータキャッシュインタラブトディスエーブル
11011
         フレームメモリひ
11100
11101
         フレームメモリ1
         リフレッシュ
11110
11111
         W 97
```

#8

【0120】転送/出力イネーブル反転TR。転送コントコーラからのこの出力は、DRAM出力ドライバおよびVRAMシフトレジスタ転送サイクルをイネーブルする。ユーザータイミング選択反転UTIME。この人力は転送コントコーラが反転RASおよび反転CAS

【7:0〕のタイミングを変え、ユーザーが自らのメモリタイミングを発生できるようにするものである。この入力はマルチプロセッサ集積回路100が作動するエンディアンモードを決定するようにリセットでも使用される、書き込みイネーブル反転WE。これは通常は書き込み転送サイクルが生じていることをメモリに表示する出力である。内部メモリテストモードでは、この信号は内部メモリへの書き込みを行うよう、外部デバイスによってドライブされる入力となっている。

【0121】マルチプロセッサ集積回路100により発生される各外部メモリサイクルは、ページモードサイクルを除く期間中の少なくとも5つのマシンステートである。マシンステートは1クロック期間の長さにあり、CLKOUTの降下エッジで始まる。各メモリサイクルは2つの部分、すなわちアドレスサブサイクルとデータサブサイクルとを有する。ページモードサイクルは、アクセスが一つのアドレスサブサイクルとマルチデータサブサイクルを有するこのフォームの拡張である。

【0122】アドレスサブサイクルは外部メモリサイクルの第1マシンステートで開始し、少なくとも4つのマ

シンステート長さである。このときにアクセスのためのアドレスおよびステータスコードが出力される。この時間にDRAMおよびVRAMのための行アドレスがラッチされるので、このサイクル部分は、行テドレス時間とも称される。

【0123】アドレスパスA [31:0] は、現在アク セス中の64ビットワードの開始バイトをポイントする 32ビットのアドレスを出力する。このアクセスは転送 すべきスタートバイトおよびデータ量に応じて1~8パ イトのいずれでもよい。このアドレスはマルチプロセッ サ集積回路100の外部メモリスペースをデコードする のに使用される。次に外部デコードロジックは多数の信 号をマルチプコセッサ集積回路100へ戻し、アドレス シフト選択AS〔2:0〕によりアクセスされているデ バイスのタイプ、列タイミング選択CT〔1:0〕によ り速度、ページサイズ選択PS [2:0] によりページ サイズ、バスサイズ選択BS〔1:0〕によりデータバ ス幅を表示する。この情報はアドンスサブサイクルの長 さのみならず、データサブサイクルの長さ、アドレス指 定およびその数を決定するのに使用される。アドレスお よびステータスはRL′またはRAS′によりラッチで きる。

【0124】アドレスサブサイクルは、実行されるアクセスのタイプが必要とするような4つのマシンステートを越えるマシンステートの整数だけ自動的に延長され

る。このサブサイクルは更に待機ステートの挿入によっても延長される。このサブサイクルは少なくとも1つのマシンステートの長さであり、アドレスサブサイクルの直後に続く。この時には、DRAMおよびVRAMのための別アドレスが出力され、マルチプロセッサ集積回路100を外部メモリとの間でデータが転送される。このメモリサイクル部分は、列アドレス時間と称される。

【0125】データバスD [63:0]は、マルチプロセッサ集積回路100と外部メモリの間でデータを転送する。これらデータは書き込みサイクルでドライブされるか、または読み出しサイクルでラッチされるかのいずれかである。バス上の有効データの位置はマルチプロセッサ集積回路100のエンディアンモード、転送データ量およびメモリ幅により決定される。

【0126】この時間の間に出力される列アドレスは、32ビットバイトのアドレスのシフトされた変形例である。アドレスバスA〔31:0〕バス上のアドレスのアライメントはアドレスサブサイクル中にマルチプロセッサ集積回路100へ入力されるアドレスシフト選択AS〔2:0〕によって決定される。

【0127】データサブサイクルの長さは、通常、アドレスサブサイクル中にマルチプロセッサ集積回路100へ入力される列タイミング選択CT〔1:0〕により決定されるような1つ、2つまたは3つのマシンステートである。より長いアクセス時間を必要とするデバイスは、アドレスまたはデータサブサイクルのいずれかに待機ステートを挿入できる。

【0128】現在のメモリアクセスは、行時間におけるページサイズ選択PS〔2:0〕入力に基づく先のアクセスと同一方向で、かつ同一メモリページ内にあるときはいつも、転送コントローラ80はページモードサイクルを使用する。ページモードサイクルは後にマルチデータサイクルが続く一つのアドレスサブサイクルから成り、データは同じメモリページ内に限り隣接している必要はない。

【0129】アドレスおよびデータサブサイクルの双方の間で、マルチプロセッサ集積回路100はSTATUS {4:0} ピン上にステータスコードを出力する。これらステータスコードは実行中の外部サイクルの行時間の間、STATUS {4:0} ピンは表7に示すようなコードを出力し、実行中のサイクルのタイプを表すを出力し、実行中のサイクルのタイプを表する。その行時間ステータスコードは反転RLまたはコードを出力し、実行中のサイクルのタイプを表はローディングを行ったり、特別ハードウェア機能をイネーブルするように外部ロジックによって使用される。データサイクルの列時間の間、STATUS [4:0] ピエスト中のプロセッサについての詳細が与えられる。まれにはこれらアクティビティコードが示されている。これ

らコードはサイクル自体のタイプに関する情報を与える ものでないので、システムのデバッグを容易にするよう に、主として使用されるものである。

【0130】転送コントローラ80が外部メモリと正しく通信できるようにするため、アクセス中のメモリがのタイプであるかを知る必要がある。これはマルチプロセッサ集積回路100のアドレスシフト選択AS [2:0]、列時間選択BS [1:0]、列時間選択BS [2:0]、対よびページサイズ選択PS [2:0]、対よびページサイズ選択PS [2:0]、対よびページサイズ選択PS [2:0]、対よびページサイズ選択PS [2:0]、対したよりでメージの上により行われる。マルチプロセッサ集積国路100位外部メモリアドレスおよび行時間ステータを設定する。これによりアドレスをデコードし、メモリタイプは、次定する。これによりアドレスをデコードし、メモリシスを設定する。選択されたメモリタイプは、次のアドレスサブサイクルまで有効な状態に留まる。

【0131】マルチプロセッサ集積回路100はDRA MのみならずSRAMもサポートしているので、アドレ スパス上に多重化された行および列アドレスを発生しな ければならない。マルチプロセッサ集積回路100は常 に行時間にフルの32ビットバイトのアドレスを出力す る。列時間で、この回路はバス上のアドレスをシフトし てDRAMによってすでにラッチされている行アドレス に列アドレスを一致させなければならない。アレイサイ ズはデバイスの行/列アドレスビットの数を決定するの で、列アドレスを正しく合わせるにはマルチプロセッサ 集積国路100はアクセスするDRAMのアレイサイズ に知っている必要がある。これはアドレスシフト選択A S〔2:0〕入力を使用して行われる選択である。外部 論理は行時間においてマルチプロセッサ集積回路100 によって出力されるアドレスをデコードし、アドレスシ フト選択AS〔2:0〕入力に3ビットのシフトコード を供給する。転送コントローラ80はこの値をサンプリ ングし、ラッチし、これを使ってダイナミックメモリに 必要なようにアドレスを多重化するか、またはスタティ ックメモリおよび周辺機器と使用するため、多重化しな でおくかを決定する。

【0132】表4aおよび4bは、サンプルされたアドレスシフト選択AS [2:0]の値が列時間に出力されるアドレスにどのように影響するかを示している。値が00である場合、各々の後の列アドレスにたいしてシフトされていない32ビットのアドレスが出力される。値が0でない場合、表4aおよび4bが示すように、その後の別アドレスがシフトされる。シフト値は8~14ビットの範囲であるが、このことは64K×N個~256M×N個のアレイサイズに対応する8~14個のアドレスピンを備えたダイナミックメモリがサポートされることを意味している。アドレスバスA [2:0]はシフト量に関係なくバイトアドレスビット0~2を常に出力

する。これはダイナミックパスのサイジングをサポート するため行われる。

【0133】例えば1M×4個のDRAMが64ビット ワイドのコンフィギュレーションでデータバスに接続さ れていると仮定する。これらメモリは各々10ピットの 行および列アドレスを必要とする。マルチプロセッサ集 積回路100のアドレスシフト選択AS〔2:0〕はバ イトアドレスを示しており、メモリパンクは64ビット 幅であり、ここのパイトは反転CAS〔7:0〕ストロ ープにより制御されるので無視できる。このことは、メ モリはピットA [3] で始まる20個の隣接するアドレ スピットを必要とする。 表4 a および4 b を検討する と、011アドレスシフト選択のAS [1:0] の値は 16ピットの多重化されたアドレスを与えることが判 る。ビットA [3] の開始アドレスが列時間におけるア ドレスピンA [13] に対応しているので、A [13] で開始する10個のマルチプロセッサ集積回路100の アドレスピンにはDRAMアドレスピンが接続されてい る。

【0134】可能であれば転送コントローラ80はペー ジモードサイクルを実行するので、コントローラは現在 アクセス中のメモリのためのページまたは行境界を、い つクロスして新しいページ上の行のアクセスを行うこと ができるかを知る必要がある。現在のアクセスに対する ページサイズは、外部ロジックによりページサイズ選択 PS〔2:0〕ピンに置かれる3ピットの値により表示 される。転送コントローラ80は行時間でこれらピンを サンプリングし、これらを使用して変化しているどのア ドレスピンがページの変化を表示しているかを決定す る。サンプリングされた値は、次の行アクセスまでに転 送コントローラ80によって保持される。ページサイズ 選択PS〔2:0〕に表示されたページサイズは、必ず しもアドレスシフト選択AS [2:0] 上に表示された シフト量に対応しているわけではないが、この理由は、 多数のバンクをインターリープすることができるからで ある。

【0135】外部メモリアクセスが起きるといつも、転送コントローラ80はアドレスの21個の最高位ピット*

0 0 1

0 1 1 1 0 0

1

PS[2:0]

1 1

1

*を内部LASTPAGEレジスタ360に記録する。各 々のその後の列アクセスのアドレスは、この値と比較さ れる。これは図9にプログラムされている。ページサイ ズ選択PS〔2:0〕に入力された値は、比較中にLA STPAGEレジスタ360の6個の最小位ピットを選 択的に無視するのに使用される。この比較において、ペ ージサイズ選択PS〔2:0〕-1の値に等しいピット 番号よりも低いLASTPAGEレジスタは無視され る。常に15個の最髙位ピットが比較され、常に次のア ドレスの11の最小位ピットが無視される。 LASTP AGEレジスタ136のイネーブルされたピットと次の メモリアドレスとが一致しない場合、ページが変わり、 行アドレスサイクルと共に次のメモリアドレスが始ま る。ページサイズ選択PS〔2:0〕=00であれば、 ページモードがディスエーブルされ、別の行アクセスと 共にその後のサイクルが開始される。

【0136】例えばアクセスされているメモリが他のバ ンクとインターリープされない64ビットのデータパス として接続されている16個の1M×4個のDRAMか ら成ると仮定する。各メモリデパイスは2の10乗ピッ トの行サイズを有する。DRAMのページモードサイク ルの間に、単一行内の任意の位置にアクセスできるの で、コンフィギュレーションのためのページサイズは2 の10乗個の位置/ページ×8パイト/位置=8Kパイ ト/ページとなる。 図9が示すように、これは011の ページサイズ選択PS〔2:0〕に対応する。転送コン トローラ80が行時間でページサイズ選択PS [2: 0] = 011をサンプリングすると、コントローラはペ ージ境界がクロスされたかどうかを判断するため、その 後のアクセスのピット31~13をチェックする。これ はこのような特殊コンフィギュレーションに対するDR AMの行アドレスピットおよびパンクデコードピットに 対応する。図9に、8個の可能なページサイズ選択PS 〔2:0〕のための比較されたアドレスピットおよびペ ージサイズが示されている。

【0137】 【**表**9】

	ページサイズ	比較されるピット
\neg	no page mode	31- 0
- 1	2 K	31-11
	4 K	31-12
ŀ	8 K	31-13
	16 K	31-14
	32 K	31-15

128 K

【0138】LASTPAGEレジスタ360は関連する有効ビット361を有する。この有効ビット361 は、LASTPAGEレジスタに記憶されたデータが有効なものとして処理されたか、または無効なものとして みなされたかを示す。LASTPAGEレジスタ360 はリセット、ホストアクセス、フォールトおよび再試行 の後、またはアクセス方向の切り替え、例えば読み出し と書き込みとの切り替えの後に、有効なものとみなされ

31-17

る。これにより、その後のアクセス前に常に行アクセスが強制的に行われる。更にLASTPAGEレジスタ360はリフレッシュサイクル、フレームコントローラ90のリクエストしたサイクルおよびパケット転送の発生したシリアルレジスタ転送サイクルの前後で無効とみなられるので、これらサイクルは常にシングルのノンページモードサイクルとして生じる。周辺デバイスのパケット転送の特殊な例では、周辺デバイス転送ステータスコードが出力されるように、常に行アクセスで転送が開始する。新しいステータスコードが出力できるように、転送の終了時にLASTPAGEレジスタ360のデータは無効とみなされる。しかしながら転送中はLASTPAGEレジスタ360は周辺デバイス転送が可能な限りページモードサイクルを利用するように、通常作動する。

【0139】現在のアクセスのためのバスサイズを決定 するように、行時間でパスサイズ選択PS〔1:0〕ピ ンがサンプリングされる。転送コントローラ80は表5 に示すように、8、16、32または64ピットのバス サイズをサポートする。パスサイズをセットすることに より、各列アクセス中に転送コントローラ80が転送で きるバイトの最大数が決定される。リクエストされたバ イト数がパスサイズを越える場合、転送コントローラ8 0は転送を完了するように自動的にマルチアクセスを実 行する。選択されたパスサイズは、転送にデータパスの どの部分が必要となるかも決定する。64ビットのメモ リに対しては、全バスを利用できる。32ピットメモリ に対しては、ビッグエンディアンモードでデータバスD [63:32] ピンを使用し、リトルエンディアンモー ドではデータバスD [31:0] ピンを用いる。 ビッグ エンディアンモードおよびリトルエンディアンモードで はそれぞれ16ビットバスはデータバスD[63:4 8] ピンおよびデータパスD [15:0] ピンを利用 し、8 ピットバスはデータバスD〔63:56〕ピンお よびデータバスD〔7:0〕ピンを用いる。どのような パスサイズを使用するにせよ、転送コントローラ80は 常にデータをバスの適当な部分に一致させ、適当な反転 CASストローブを附勢し、有効なパイトしか転送され ないように保証する。

【0140】転送コントローラ80はメモリタイミングの4つの基本的組をサポートしている。これにより待機ステートを使用することなく、1列アクセス当たり1、2または3クロックサイクルを選択することができる。すべてのタイプは性質がDRAMに類似しているが、各々は特定タイプのDRAMまたはSRAMに適している。使用するタイミングは表6に示すように、列タイミング選択CT〔1:0〕入力によって決定される。現在アクセス中のメモリタイプを決定するため、アドレスをデコードした後に外部デコードロジックはこれらピンを適当なレベルまでドライブする。パイプライン化されて

いない1サイクル/列タイミングは、極めて高速のアク セス時間を有するデバイスと共に使用されるよう設計さ れている。パイプライン化された1サイクル/列タイミ ングは、アクセスがパイプライン化されていることを除 けば1サイクル/列タイミングに類似している。1サイ クルで1つのアドレスを出力し、次のサイクルでそのア ドレスに対応するデータがアクセスされる。このタイミ ングはパイプライン化されたページモードサイクルをサ ポートするDRAM/VRAMと共に使用するためのも のであるが。同期式SRAMデバイスと共に使用するこ ともできる。パイプライン化されていない2サイクル/ 列タイミングサイクルは、SRAMおよび高速DRAM デバイスに対して列アクセス時間の2クロックサイクル を発生する。更にこれらタイミングサイクルは、行アド レス時間に1サイクルを加えることも行う。パイプライ ン化されていない3サイクル/列サイクルは、DRAM およびその他の低速デバイスに用いるためのものであ る。このサイクルは列アクセス時間の3クロックサイク ルを発生する外に、行アクセス時間に2つのクロックサ イクルを加える。更に選択された列タイミングは全ペー ジの間、すなわち次の行アクセスが行われるまで有効な ままである。外部デバイスの役割は、発生されたアドレ スに基づき、適当な列タイミング選択CT〔1:0〕を 供給することである。

【0141】ブロック書き込みサイクルおよびロードカラーレジスタサイクルの間、バスサイズ選択BS〔1:0〕ピンは異なる目的に対して使用される。ブロック書き込みは64ピットバスに対してしかサポートされていないので、バスサイズ情報は不要である。その代わりに、アドレス指定されたメモリがサポートするブロック書き込みのタイプを表示するように、バスサイズ選択BS〔1:0〕が使用される。表23には、これらサイクルの間のBS〔1:0〕の値が示されている。ブロック書き込みについては後に詳細に説明する。

【0142】図8に示した意図する実施例では、転送コントローラ80の外部メモリインターフェース302によりマルチプロセッサ集積回路100の外部メモリサイクルが発生される。外部メモリインターフェース302はメモリインターフェース信号の変化を制御するよう、一連のステートを発生する複雑なステートマシンを含んでいる。発生されるステートおよびそれらのシーケンスは、実行されるサイクルのタイプ、アクセスおよびフォールト等のような外部または内部事象に基づき変わる。意図する実施例では、マシンステートを含むが、当業者であればリードオンリーメモリに固定プログラムを有するマイクロコントローラまたはプログラマブルマイクロプロセッサによって、これら機能を実行できることは理解できよう。

【0143】図10は、外部メモリインターフェース3

02のための方法を定めた完全ステート図を示す。多数 のステートとステート遷移が存在するが、これらのシー ケンスは基本的には、実行されるメモリアクセスに対し て選択される列タイミングに依存する。更にステートは 2つのグループ、すなわち行時間ステートと列時間ステ ートとに分解できる。

【0144】行時間ステートは、各メモリアクセスのアドレスサブサイクルすなわち行時間を構成し、外部メモリインターフェース302は新しいページアクセスが開始する時はいつもこれらステートに入る。アドレスされるメモリタイプが決定されるのは、これらステートの間である。各行アクセスの間には、最低4つの行ステートが生じる。これらは次のように定義される。

【0145】すべてのメモリアクセスに対する開始ステートはr1ステート370である。ステート370中、転送コントローラ80は行アドレスA[31:0]およびサイクルタイプSTATUS[4:0]を出力し、すべての制御信号を不作動ステートにドライブする。

【0146】すべてのメモリアクセスに共通な次のステートは、r2ステート371である。ステート371中では、転送コントローラ80は反転RLハイをアサートし、データ転送方向に従ってDDIN'をドライブする。ステート371中に、転送コントローラ80はアドレスシフト選択AS[2:0]、パスサイズ選択[1:0]、列タイミング選択CT[1:0]、ページサイズ選択PS[2:0]および反転UTIME入力をサンプリングする。

【0147】外部メモリインターフェース302は、ブロック書き込みおよびロード色レジスタを含む読み出しおよび書き込みのために、r3ステート372となる。ステート373中、転送コントローラ80はDBEN'、DSF1、DSF2、反転TRGおよびWE'をアクティブ行時間レベルにドライブし、FAULT'、READYおよびRETRY'入力をサンプリングする。

【0148】外部メモリインターフェース302は、リフレッシュの間に限りrf3ステート373にとなるステート373中、転送コントローラ80は、すべてのCAS'〔7:0〕ストローブを附勢し、FAULT'、READYおよびRETRY'入力をサンプリングする。

【0149】外部メモリインターフェース302は、シフトレジスタ転送サイクルに限り、tr3ステート374となる。ステート374は外部的にはr3ステート372と同一である。

【0150】外部メモリインターフェース302は、列タイミング選択CT [1:0] = 11のときに、3サイクル/列アクセスの間に限り、r4ステート375となる。信号遷移は生ぜず、転送コントローラ80はRETRY、入力をサンプリングする。

【0151】列タイミング選択CT [1] = 1のときに、r5ステート376は2および3サイクル/列アクセスと共通である。ステート376中、転送コントローラ80は、RAS'出力を低レベルにドライブし、RETRY'入力をサンプリングする。

【0152】外部メモリインターフェース302はリフレッシュを除くすべてのアクセスの間でr6ステート377となる。ステート377中、転送コントローラ80はRAS'が既に低レベルでなければこれを低レベルにドライブし、DBEN'、DSF1、DSF2、TRG'およびWE'をそれらの適当な行時間レベルにドライブする。転送コントローラ80はREADYおよびRETRY'入力もサンプリングする。ステート377は、多数回繰り返すことができる。

【0153】外部メモリインターフェース302は、リフレッシュサイクルに限り、rf6ステート378となる。ステート378中、転送コントローラ80はRAS'出力を低レベルにドライブし、RETRY'入力をサンプリングする。

【0154】 r f 7ステート379は列タイミング選択 CT〔1〕=1のとき、2および3サイクル/列リフレ ッシュと共通である。ステート379中、転送コントロ ーラ80はSTATUS〔4:0〕に関するプロセッサ アクティビティコードを出力し、RETRY'入力をサ ンプリングする。

【0155】外部メモリインターフェース302は列タイミング選択CT[1:0]=11のとき、3サイクル/列リフレッシュの間に限り、rf8ステート380となる。信号の遷移は生じない。転送コントローラ80はRETRY入力をサンプリングする。

【0156】 r f 9ステート381は、すべてのリフレッシュに対する最終ステートである。ステート381中、転送コントローラ80はSTATUS [4:0] に関するプロセッサのアクティビティコードを出力し、RETRY'入力をサンプリングする。

【0157】 rhizステート382は、高インピーダンスステートである。外部メモリインターフェース302は、外部バスホストリクエスト中にステート382となる。バスレリースを介する画像システムバスの復帰までに外部メモリインターフェース302はステート382を繰り返す。

【0158】列時間ステートは各メモリアクセスのデータサブサイクルまたは行時間を含む。これらステートの間にすべてのデータ転送が行われる。外部メモリインターフェース302は2つの基本シーケンスの列ステート、すなわちパイプライン化された、またはパイプライン化されていない1サイクル/列アクセスに対するシーケンスと、2および3サイクル/列アクセスに対するシーケンスをとる。ページモードオペレーションの間、マルチ列アクセスが生じ得るので、外部メモリインターフ

ェース302はシングルページモードアクセスが進行する間、何回もこれらステートシーケンスを繰り返すことがある。

【0159】 c1、2ステート382は、列タイミング 選択CT〔1:0〕=10の際の2サイクル/列アクセスのための第1列ステートである。ステート382の 間、転送コントローラ80はアドレスパスA〔31: 0〕上の列アドレスおよびSTATUS〔4:0〕に関するプロセッサアクティビティコードを出力する。転送コントローラ80は、書き込みサイクルであればデータ出力をドライブし、適当なCAS'〔7:0〕ストロープをアサートする。

【0160】c1、3ステート384は、列タイミング 選択CT [1:0] = 11の際の3サイクル/列アクセスのための第1列ステートである。ステート384の間、転送コントローラ80はアドレスバスA [31:0] 上の列アドレスおよびSTATUS [4:0] に関するプロセッサアクティビティコードを出力する。転送コントローラ80は、書き込みサイクルであればデータ出力をドライブする。

【0161】c2、3ステート385は、列タイミング 選択CT[1:0]=11の際の3サイクル/列アクセ スのための第2列ステートである。ステート385の 間、転送コントローラ80は、適当なCAS'[7:0]ストローブをアサートする。

【0162】 c3ステート386は、列タイミング選択 CT [1] = 1の際の2および3サイクル/列アクセス のための最終列ステートである。ステート386の間、転送コントローラ80は、READY入力をサンプリングし、そのときのサイクルが読み出しサイクルであれば、入力データをラッチする。

【0163】cs1ステート387は、列タイミング選択CT[1]=0の際の1サイクル/列読み出しのための開始列ステートである。ステート387の間、転送コントローラ80は、アドレスバスA[31:0]上の列アドレス、STATUS[4:0]に関するプロセッサのアクティビティコードを出力し、すべての反転CAS[7:0]ストローブをアサートする。転送コントローラ80は入力データをラッチしない。

【0164】 cs2ステート388は第2開始列ステートである。外部メモリインターフェース302は、列タイミング選択CT[1:0]=00のときに限り、パイプライン化された1サイクル/列読み出しのためにcs1ステート387の後に、常にステート388を挿入する。ステート388中、転送コントローラ80は列アドレスおよび次の列アクセスのプロセッサアクティビティコードを出力する。転送コントローラ80はステート388中に入力データをラッチしない。

【0165】cpステート389は、列タイミング選択 CT[1]=0のとき、すべての1サイクル/列アクセ スに対する基本的列ステートである。外部メモリインターフェース302は、必要な開始ステートの完了後に各ページモード列アクセスのためにステート389を繰り返す。ステート389中、転送コントローラ80はアドレスバスA[31:0]上の列アドレスおよびSTATUS[4:0]上のプロセッサアクティビティコードを出力し、適当なCAS'[7:0]ストローブをアサートする。転送コントローラ80は有効データの書き込みのためにドライブアウトし、有効データの読み出しのためにラッチインする。

【0166】 cdrステート390は、列タイミング選択CT〔1〕 = 0のときの1サイクル/列アクセスのための読み出しドレインステートである。外部メモリインターフェース302は、最終cpステート389の後のステート390またはページ変化またはパイプラインパブルのため、またはインターフェースがアイドル状態となったために、他の列アクセスがペンディング中でない場合、cs1ステート387を有する。ステート390中、転送コントローラ80は反転CAS〔7:0〕ストローブをアサートしないが、先のcpステート389またはcs1ステート387によりアドレス指定される入力データをラッチする。

【0167】外部メモリインターフェース302は、列タイミング選択CT [1:0] = 00のとき、パイプライン化された1サイクル/列書き込みドレインサイクルのためのcdwステート391となる。外部メモリインターフェース302は新しいページの開始時にr1ステート370に復帰する直前に、ステート391となる。ステート391中、転送コントローラ80はすべてのCAS' [7:0] ストロープをスタートし、最終書き込みされたデータでパイプライン化されたメモリアレイを更新する。

【0168】 ciステート392は、アイドル列ステートである。必要なドレインステートの後にそれ以上の列アクセスがペンディング中でなければ、外部メモリインターフェース302はステート392となる。これはパイプラインパブルによって生じ得るか、またはそれ以上のサイクルがリクエストされておらず、ページ変化が生じないためインターフェースがページモードに留まっているからである。

【0169】図10に示したステート遷移インディケータは、どの条件によって別のステートへの遷移が生じるかを決定する。この場合、所定のステートへの遷移が生じるには、多数の条件を満たさなければならない。これらステート遷移条件および事象のリストは次の通りである。

【0170】CT=XXr3ステート372の間にラッチされた表示列タイミング選択CT[1:0]の値に対してステート変化が生じる。

[0171]

r、読み出し一読み出しサイクルが生じる。

w、書き込み一書き込みサイクルが生じる

rtー読み出し転送サイクルが生じる。

wtー掛き込み転送サイクルが生じる。

フォールトーr3ステート中に低レベルにサンプリング されたFAULT'入力は、メモリアクセスがフォール トであることを表示する。

再試行-r3ステート372に低レベルにサンプリング されたRETRY'入力は、行時間再試行をリクエスト する。

待機-r3ステート372、r6ステート377または c3ステート386中に低レベルにサンプリングされた READY入力は、そのときのステートの繰り返しをリ クエストする。

スピンーこれは転送コントローラ80のパイプラインがロードできるように、別のr3スピン377を加えるため内部で発生されたリクエストである。外部メモリインターフェース302は、先のページアクセスからパスサイズが変わると、各2サイクル/列書き込み中に1回、各1サイクル/列各中に2回、1サイクル/列アクセス中に1回、ステート372となる。

新しい列ーこのときのメモリサイクルは同じメモリページの次の別アクセスである。

ドレインーこのときのメモリサイクルは1サイクル/列 読み出しサイクルである。このときの読み出しステート の後には、ペンディングとなっている列アクセスはな い

アイドルーそのときのステートの後にペンディングである列アクセスは無く、すべてのドレインステートは完了している。新ページー次のメモリアクセスはページの変 更および新しい行アクセスを必要とする。

【0172】転送コントローラ80は内部メモリインターフェース301および外部メモリインターフェース302の双方のうちにパイプラインを含む。そのときのアクセスがまだ完了していないとき、これらパイプラインは転送コントローラ80が必要とするメモリアクセスを待つことができる。例えばパケットリクエストがオンチップメモリからオフチップメモリに転送中である場合、宛て先サイクルはアクセス当たり2サイクルを必要とすることがある。必要とされるデータがパケット転送FIFOバッファ311からデータを抽出できるので、第1サイクルが完了する前に、パイプラインに別の宛て先サイクルを挿入できる。

【0173】これらパイプラインは通常ユーザーに対して完全にトランスペアレントである。作動に対するこの効果は、パイプラインがドレイン状態となっているときに見えるだけである。外部メモリインターフェース302の外部メモリパイプラインに1サイクルをロードするには、パイプラインに既に含まれている他のサイクルと

同じメモリページ内にこのサイクルが入っていなければ ならない。パイプラインに一旦1つのサイクルを挿入す ると、これを除くことはできず、このサイクルを発生し なければならない。従って新しいメモリページへのアク セスがリクエストされると、まず最初にパイプライン内 のサイクルを完了しなければならない。転送コントロー ラ80が外部メモリへのパケット転送を行い、フレーム コントローラがメモリリクエストを発生する場合、フレ ームコントローラサイクルがより高い優先度を有してい たとしても、フレームコントローラ90がリクエストし たサイクルを発生する前に、現にパイプライン内にある 列サイクルを完了しなければならない。キャッシュおよ び外部メモリアクセス、ホストアクセスおよび緊急リフ レッシュ前、パケット転送一時中断中、および列時間再 試行後にも、パイプラインのドレインを行うことができ る。緊急リクエストがペンディングのとき、パイプライ ・ンのドレインには最高の優先度が与えられる。

【0174】外部メモリアクセス中、作動サイクルが存在していてもよく、この間にアクティブな列アクセスは生じない。これらの期間は転送コントローラ80の内部パイプライン内のバブルの結果である。転送コントローラ80がこのサイクル中に実行される動作がないときにバブルが生じる。これは転送コントローラ80が書き込みサイクルのための次のアクセスを実行するのに十分なデータを有していないこと、パケット転送FIFOバッファ311がフル状態であり、読み出しサイクルでそれ以上データをロードできないこと、また、端にアクティピティのリクエストはないことを理由とする、クロスバーの競合の結果として生じ得る。これら条件のいずれも生じない場合、バブルも発生しない。

【0175】パブルの一例は、転送コントローラ80が内部ソースおよび外部宛て先のパケット転送のサービスをしているときである。転送コントローラ80があるときにソースデータの1パイトにしかアクセスできず、そのときに書き込み宛て先データの8パイトしか書き込みできないように、パケット転送がセットされている場合、転送コントローラ80は8回の内部サイクルごとに1回、宛て先アクセスを行うことができるだけである。この結果、転送コントローラ80は次の列アクセスを実行するのに十分なデータの8パイトを持つのを待ちながら、外部メモリ宛て先サイクル内にパブルを挿入する。挿入されるパブルサイクルの回数は、外部メモリサイクルのタイミングに依存する。

【0176】広範なメモリのタイプおよび組み合わせ、 更に周辺機器をサポートするため、マルチプロセッサ集 積回路100は外部メモリサイクルの拡張、再試行およ び終了のための種々の方法を提供する。これらの各々に ついて次の章でより詳細に説明する。

【0177】転送コントローラ80がパイプライン内でペンディング中の列アクセスのすべてを完了すると、メ

(118)

モリアクセスの終了の準備ができる。しかしながら新しい行アクセスが必要となるまで終了は行われない。次のメモリアクセスまでciステート392において外部メモリ信号はアクティブ状態のままである。これによりDRAMデバイスはページモードステートの状態に維持できる。次のアドレスが先のメモリアクセスと同じメサイクルは不要である。次のメモリアクセスが行アクセスを必要とする場合、そのときのページモードアクセスを必要とする場合、そのときのページモードアクセスは終了し、新しい行アクセスが開始する。それ以外の外部パスアクティビティがほとんどない場合、新しい行アクセスの発生を必要とするトリックルリフレッシュサイクルの発生により、最終列アクセスの終了後にすぐにほとんどのメモリサイクルが終了される。

【0178】マルチプロセッサ集積回路100はメモリサイクル時間を延長するように、待機ステートの挿入をサポートする。これはREADY入力を用いることによって行われる。このREADY入力は、CLKOUTの効果エッジで適当な時間にサンプリングされたものであり、READYがハイレベルでサンプリングされた場合、サイクルは通常の態様で続行する。READYが低レベルでサンプリングされた場合、現在のマシンステートが繰り返され、次のCLKOUTで再びREADYがサンプリングされる。このメモリサイクルは転送コントローラ80がハイレベルのREADYをサンプリングするまで、そのときのステートを繰り返すように続く。

【0179】転送コントローラ80は多数の待機ステートによりホールドアップされるメモリアクセスを終了させるようなタイムアウトまたはアボート機構を有していない。サービスを待つことができる高い優先度の外部メモリアクセスのロックアウトを防止するため、適当な時間に完了できないメモリアクセスはフォールトとするか、または再試行すべきである。

【0180】任意のタイプのメモリサイクルに対する行 時間の間に、待機ステートを加えることができる。列ア クセス当たり2サイクルおよび3サイクルの双方の間 で、列時間において待機ステートを挿入することもでき る。待機ステートは反転RASの降下の前後の行時間の 間に2つの位置で待機ステートを挿入できる。 適当なコ ントローラ80は、まずr3ステート372またはrf 3ステート373またはtr3ステート374の開始時 に、READY信号をサンプリングできる。これにより この時間で行アドレスおよび/またはサイクルタイプを デコードし、反転RASの降下前にアドレス指定された デバイスが、更なるアクセス時間を必要とするかを判断 できる。転送コントローラ80がハイレベルのREAD Yをサンプリングするまで、r3ステート372が繰り 返される。READYが低レベルでサンプリングされる とき、r3ステート372が繰り返されるが、反転FA ULTおよび反転RETRY入力は再サンプリングされ ない。待機ステートが挿入される前の第1r3ステート372サイクル中にアクセスをフォールトするか、または再試行しなければならない。r6ステート377中でREADY入力を再びサンプリングする。これはRAS'の降下後に起きるので、必要とし得るデバイスに対し、追加RAS'アクセスタイムを発生できる。READYが低レベルでサンプリングされる場合、このREADYが再びハイレベルでサンプリングされるまでr6ステート377が繰り返される。

【0181】転送コントローラ80は2および3サイクル/列書き込みおよびパスサイズを変更する1サイクル/列アクセスの間に自動的に付加的r6ステート377を挿入する。転送コントローラ80はこれらr6ステート377の各々の間で通常の態様でREADYをサンプリングする。従って、低レベルでサンプリングされるREADYから生じる余分なr6ステート377は、転送コントローラ80によって既に挿入されたステートに加えられる。

【0182】列アクセス当たり1サイクルの間では、列時間待機ステートはサポートされていないので、これらサイクルの間でr6ステート377を越えてREADYはサンプリングされない。転送コントローラ80は、列アクセス当たり2および3サイクルに対しc3ステート386の間でREADYピンをサンプリングする。これは列アドレスおよび反転CASの降下後に生じるので、必要とするデバイスに対し延長されたCASアクセス時間を与えることができる。READYがハイレベルでサンプリングされる場合、c3ステート386は列アクセスを完了させる。そうでない場合、c3ステート386が繰り返され、ハイレベルでサンプリングされるまで転送コントローラ80はその後のCLKOUT降下エッジごとにREADYをサンプリングする。

【0183】マルチプロセッサ集積回路100は2つのタイプの再試行機構、すなわち行時間再試行および列時間再試行をサポートしている。行われる再試行のタイプは、マルチプロセッサ集積回路100の反転RETRY入力がアクティブ低レベルとなるメモリアクセスのどの点にあるかによって決まる。

【0184】行時間再試行は、現在のアクセスが完了できず、再試行が必要なことを外部ロジックがマルチプロセッサ集積回路100に伝えることができる方法を提供する。この行時間再試行は、r3ステート372の開始点でまずサンプリングされる際、RETRY、入力を低レベルにドライブすることによって発生される。発生RETRYが低レベルでサンプリングされる場合、転送コントローラ80はr3ステート372の終了点で現在のアクセスを終了する。次により高い優先度のリクエストがペンディング中でなければ、再試行されるアクセスは新しいr1ステート370と共にすぐに再スタートする。この場合、再試行されるサイクルは、より高い優先

度のリクエストのサービスが完了するまで再スタートされない。

【0185】パケット転送サイクル中に行時間再試行が行われ、同等以上の優先度のパケット転送リクエストがペンディング中であれば、行われている再試行が一時中断され、PTMINによって定義されるインターバルが終了したとみなされる。パケット転送が優先度/ラウンドロビンチェーン内の順番に再び達し、パケット転送が再開されるまで、転送コントローラ80は、この一時中断されたパケット転送を再試行することはない。

【0186】列時間再試行は従来の意味では実際には再 試行ではない。 むしろこれらは行アクセスリクエストと 考えることができる。列再試行が生じると、転送コント ローラ80はそのパイプライン内でペンディング中のす べての列アクセスを完了し、行アクセスと共に次のアク セスを開始する。従って再試行がリクエストされた後に 多数の列アクセスが行われることがある。行アクセスが 再スタートされた後にはこれら行アクセスは繰り返され ることはない。r3ステート372の後で反転RETR Y入力が低レベルでサンプリングされる時間に列時間の 再試行が行われる。転送コントローラ80は各CLKO UT降下エッジでr3ステート372の後の各ステート の終了点で、RETRY'をサンプリングするので、反 転RETRYは各サンプリング期間中で有効な高レベル または低レベルとなっていなければならない。転送コン トローラ80が低レベルの反転RETRYをサンプリン グする場合、転送コントローラ80のパイプライン内に 現在あるすべての列アクセスが完了するとすぐに、その ときのページモードが終了する。再試行が一旦リクエス トされると、反転RETRY入力に入力された値はそれ 以上の効果がなくなる。しかしながら転送コントローラ 80は残りの列アクセスの各々の間で反転RETRYを サンプリングし続けるので、RETRY)は各サンプリ ング期間中に高または低レベルに維持されていなければ ならない。通常のオペレーションは、システムがRET RY'を低レベルにドライブし、現在の行アクセスの終 了時までこれを低レベルに維持させるためである。

【0187】外部メモリインターフェース302のパイプラインにロードする方法により、読み出しサイクル中に r3ステート375または r5ステート376でRETRY'をアサートすることは全く効果がない。RETRY'入力はまだサンプリングされており、有効な高または低レベルになければならない。このため、列時間再試行が望まれる場合、行アクセスの終了時までにRETRY'を低レベルにアサートしなければならない。フレームコントローラ90のVRAMアクセスサイクルおよびリフレッシュサイクルは、列時間によって影響されないが、その理由は、性質上、新しい行アクセスは単一列アクセスの後に続くからである。

【0188】システムエラーのため、システムがメモリ

アクセスを完了できない場合、システムはメモリサイクルをフォールトすることによりマルチプロセッサ集積回転100に通知できる。これによりメモリサイクルを記行する前にマスタプロセッサ60はエラーを訂正であり、r3ステート372の開始時にFAULT'入した。 メモリフォールトは行時間で発生できるだけで入力を低レベルにドライブすることにより開始される。 転送 ロントローラ80はメモリサイクルの他の部分の間でルルフォールトをサンプリングすることはない。 フォールトをサンプリングすることはない。 フォールトを生じさせたアクセスのタイプに関する。 異なるタイプのサイクルリクエストに対するメモリフォールトは次のようにサポートされている。

【0189】フレームコントローラ90のサイクル。フレームコントローラ90のサイクルの間にフォールトはサポートされておらず、反転FAULTピンは無視される。リフレッシュサイクル。リフレッシュサイクル中にフォールトはサポートされず、反転FAULTピンは無視される。

【0190】デジタル画像/グラフィックプロセッサキャッシュおよびダイレクトメモリアクセスリクエスト。これらサイクルの間にフォールトはサポートされる。リクエスト中のプロセッサはフォールトがクリアされるまで完了されるリクエストは見ない。他のデジタル画像/グラフィックプロセッサ71、72、73、74からのリクエストはサービスされ続ける。

【0191】マスタプロセッサのインストラクションまたはデータキャッシュリクエスト。これらサイクル中にサポートされるフォールトはサポートされる。フォールトされたキャッシュリクエストは即座にキャンセルされ、マスタプロセッサ60はインタラプトされる。その他のキャッシュはペンディング中のリクエストをサービスすることができる。

【0192】マスタプロセッサ60のダイレクトメモリアクセスリクエスト。これらサイクル中にはフォールトがサポートされる。外部アクセスリクエストが即座にキャンセルされ、マスタプロセッサ60がインタラプトされる。

【0193】パケット転送。パケット転送なかにはフォールトがサポートされる。このパケット転送は一時中断され、そのステートはリクエスト中のプロセッサのパラメータメモリにセーブされる。他のプロセッサからのパケット転送リクエストはまだサービス可能である。セーブされたパラメータ内には転送コントローラ80の内部パケット転送ステートが含まれる。パケット転送が外部メモリ間で外部メモリなされる場合、外部メモリ間の転送バッファのステートもセーブされる。パッファ自体は変わらない。セーブされたパケット転送オプションフィールド内のパケット転送ステートビットは、フォールトがソースへの転送または宛て先への転送で生じたかどう

かを示すのにセットされる。

【0194】一旦、パラメータがセーブされると、転送コントローラ80はマスタプロセッサ60のうちのFLTSTSレジスタ内の適当なビットをセットし、どのプロセッサのパケット転送がフォールトしたかを表示する。下記の表13にはFLTSTSレジスタ内のプロセッサが示されている。FLTSTSレジスタ内のプロセッサビットもマスタプロセッサ60に対し、パケットを発生する。マスタプロセッサがフォールトされたパケット転送をリクエストしたかを探すため、FLTSTSレジスタを読み出すことができる。一旦プロセッサが識別されれば、マスタプロセッサ60は一時中断されているパケット転送パラメータを検査し、フォールトを生じさせたメモリアクセスを決定できる。

【0195】パケット転送中にフォールトが生じたことは、デジタル画像/グラフィックプロセッサ71、72、73または74は知らない。このプロセッサは、パケット転送がまだ完了していないことを知っているだけである。フォールトを訂正したり、またはリクエスト中のデジタル画像/グラフィックプロセッサ71、72、73または74に、そのパケット転送リクエストのキャンセルを求めるのは、マスタプロセッサ60の役割である。

【0196】マスタプロセッサ60がフォールトを訂正できる場合、FLTSTSレジスタ内のビットをクリアすることができ、パケット転送リクエストは自動的に再送信される。フォールトしたパケット転送は、ラウンドロビン優先法における順番を受けると、その内部ステートがパラメータメモリ内のセーブされたパラメータからレストアされ、転送コントローラ80はフォールトされたアクセスでパケット転送を続ける。

【0197】デジタル画像/グラフィックプロセッサが リクエストしたキャッシュサービスまたはダイレクト外 部メモリアクセスリクエスト中にフォールトが生じた場 合、リクエスト中のプロセッサのパラメータメモリのキ ャッシュフォールトアドレス位置に、フォールトの生じ たアドレスがセーブされる。マスタプロセッサ600F LTSTSレジスタにおける適当なピットがセットさ れ、インタラプトがマスタプロセッサ60に送られる。 マスタプロセッサ60がパラメータメモリを検査し、フ オールトしたアドレスを決定できる。マスタプロセッサ 60がフォールトを訂正できる場合、このプロセッサは FLTSTSレジスタ内のピットをクリアし、リクエス トは再スケジュールされる。フォールトが訂正できず、 マスタプロセッサ60がリクエスト中のデジタル画像/ グラフィックプロセッサにキャッシュミスまたはダイレ クト外部アクセスリクエストをアポートすることを求め る場合、デジタル画像/グラフィックプロセッサにリセ ットリクエストを送らなければならない。これによりそ のタスクがアボートされる。

【0198】デジタル画像/グラフィックプロセッサ7 1、72、73または74は、キャッシュまたはダイレクト外部アクセスリクエスト中にフォールトが生じたことを知らず、そのリクエストが完了していないことを知っているにすぎない。フォールトを訂正したり、リクエスト中のデジタル画像/グラフィックプロセッサをリセットするのは、マスタプロセッサ60の役割である。

【0199】マスタプロセッサ60がキャッシュフィルまたはダイレクト外部アクセスサイクルのフォールトをリクエストした場合、このリクエストは即座にキャンセルされ、マスタプロセッサ60にメモリフォールトインタラプトが送られる。このメモリフォールトインタラプトが送られる。このメモリフォールトインタラプトはフォールトがデータキャッシュフォールトであったことを表示する。データキャッシュフォールトが生じた場合、そのアドレスがセーブされ、データがセーブされる。

【0200】オンチップアドレスへの所定のアクセスは、反転FAULT入力と独立したフォールトを生じさせ得る。不法なオンチップアクセスが行われると、これが生じる。試みられたサイクルに対する通常のフォールト機構が適応される。オンチップフォールトとは次のとおりである。

【0201】データメモリまたはデジタル画像/グラフィックプロセッサパラメータメモリでない16進数0200000下のアドレスとの間でのデジタル画像/グラフィックプロセッサのパケット転送。

【0202】データメモリまたはデジタル画像/グラフィックプロセッサパラメータメモリでない16進数0200000以下のアドレスとの間でのデジタル画像/グラフィックプロセッサのキャッシュサービス、またはマスタプロセッサ60のキャッシュサービス、またはダイレクト外部アクセス。データメモリまたはデジタル画像/グラフィックプロセッサパラメータメモリでない16進数0200000以下のマスタプロセッサ60のパケット転送。

【0203】マルチプロセッサ集積回路100によって発生されるメモリタイミングと異なるメモリタイミングの発生を望むユーザーを補助するために、UTIME、が発生される。このUTIME、が行時間において低レベルでサンプリングされると、現在のページの残りに対して、反転RASおよびCAS、〔7:0〕出力のタイミングが変えられる。列アクセスが開始したことを表示するように、RAS、信号が変えられる。従ってRAS、の降下によってユーザーがタイミングを決めたCAS、信号をトリガできる。実際の列アクセスが開始されたときに、マシンステートのみにおいてRAS、をアクティブ低レベルにアサートできるにすぎないので、転送コントローラ80のパイプライン内のバブルを理解することができる。行アドレスと同時に列アドレスストロー

プCAS' [7:0]が出力される。これにより、これらストロープはどのバイトがアクセスされたかを表示するのに使用でき、外部CAS'の発生が容易となる。RAS'のタイミングは変わっているので、必要な場合には外部ロジックが自らのRAS'タイミングを発生しなければならない。外部から発生されたRAS'は、RL'の降下エッジによってトリガできる。サイクルの開始時点で出力されたステータスコードは、そのときのサイクルの間にてTRG'、WE'等のエモリタイミングを発生するのに必要なすてべの情報を提供することに留意されたい。

【0204】転送コントローラ80の内部メモリインターフェース301は、クロスバー50を介し、オンチップメモリにアクセスする。64ビットの内部データバスは、1サイクルにつき0~8パイトを転送できる。外部メモリインターフェース302は、オフチップメモリおよび周辺機器のすべてにアクセスする。外部メモリインターフェース302は、種々のメモリおよび周辺機器のタイプにインターフェースするのに必要なサイクルおよび制御信号を発生する。64ビットの外部データバスは1サイクルにつき0~8パイトを転送し、8、16、32および64ビットのデータ幅を有する画像システムバスに接続されたデバイスに対し、ダイナミックバスサイズのサポートをする。

【0205】外部メモリインターフェース302は、転送コントローラ80が外部デバイスとバスを共用できるようにする簡単なハンドシェイク機構を含む。このハンドシェイク機構は4つの同期信号を活用する。すなわちホストリクエスト入力HREQ'、ホストアクノーリッジ出力HACK'および内部リクエスト出力RREQ[1:0]である。

【0206】外部デバイスが画像システムバスの制御を望む際、ホストリクエスト入力HREQ'は、マルチプロセッサ集積回路100に信号を送る。外部デバイスはバスのオーナーシップを持ちたい場合、ホストリクエスト入力HREQ'を低レベルにドライブする。これは転*

*送コントローラ80が受けることもできる最高優先度のリクエストであり、転送コントローラ80は、最も初期に起こり得る時間にバスのドライブを停止させる。そのときのオペレーションが終了し、転送コントローラ80のパイプラインが空になると、転送コントローラ80のパスオーナーシップが終了する。外部デバイスはバスを望む限り、HREQ'を低レベルアクティブにドライブし続けなければならない。HREQ'がハイレベルで非アクティブとなると、転送コントローラ80はバスを所有し、これをドライブする。HREQ'入力は内部的にマルチプロセッサ集積回路100の内部プロックに同期している。

【0207】ホストアクノーリッジ出力HACK'は、 転送コントローラ80が画像システムバスの制御信号を 発生する準備が完了した信号を発生する。転送コントロ ーラ80はアクティブなHREQ'の後に、HACK' を低レベルにドライブし、その信号を高インピーダンス にドライブし、バスを放棄していること表示する。反転 HACKが低レベルアクティブであると、CLKOUT を除くすべての外部メモリインターフェース302のパ ス出力が、高インピーダンスとされる。内部リクエスト 出力REQ〔1:0〕、HACK' およぴフレームコン トローラ90の出力は、ドライブされ続ける。外部デバ イスは必要に応じて画像システムバスをドライブでき る。転送コントローラは、HREQ'が非アクティブと なったことが検出された後に、非同期的にHACK'を ハイレベルで非アクティブにドライブし、パスのドライ ブを再開する。

【0208】内部リクエスト出力REQ〔1:0〕は、転送コントローラ80によって受信される最高優先度の内部リクエストの2つのピットコード化を形成する。表3にリクエストコードおよびそれらの関連するサイクルを示す。

【0209】 【表10】

REQ[1:0]	関連内部リクエスト
0 0 .	低優先度パケット転送 トリクルリフレッシュ
0 1 1 0	アイドル 高優化度パケット転送 インストラクションキャッシュサービス データキャッシュサービス
1 1	M P 緊急パケット転送 フレームコントローラアクセス 緊急リフレッシュ

没10

【0210】外部ロジックはいつバスを放棄して転送コントローラ80に戻すかを決定するため、内部リクエスト出力REQ[1:0]をモニタできる。転送コントロ

ーラ80によってホストリクエストには最高の優先度が 与えられているので、システムデザイナーは、ホストが バスの所有権を放棄して転送コントローラ80に返すの はどのREQ[1:0]の値にするかを決定することにより、外部デバイスが作動するレベルを決定できる。

【0211】転送コントローラ80は外部メモリシステムが必要とするDRAMリフレッシュサイクルを自動的に発生するためのプログラマブルリフレッシュコントローラを含む。リフレッシュレジスタ313に、このリフレッシュのためのパラメータが記憶される。キャッシュ制御ロジックは、マスタプロセッサ60およびデジタル画像/グラフィックプロセッサ71、72、73および74がリクエストするようなキャッシュフィルおよび書き込みパックを実行するのに必要なアドレスを発生する。フレームコントローラ90のリクエストはVRAM制御論理によって処理される。

【0212】転送コントローラ80はパケット転送を処 理するための2つの独立したコントローオラを有する。 ソースレジスタ321とソースコントローラ322から 成るソースマシンは、ソースメモリからデータをフェッ チするのに必要なアドレスを発生する。転送コントロー ラ80にパケット転送リクエストを送る際、このリクエ ストはソースデータをどのようにアクセスすべきかを指 定する多数のパラメータを含む。これらパラメータはソ ースレジスタ322にロードされ、ソースアドレスを発 生するようソース制御ロジック323によって使用され る。同様なパラメータの組が宛て先レジスタ341にロ ードされ、宛て先制御ロジック342によって使用さ れ、宛て先メモリ領域にパケットデータを書き込むのに 必要なアドレスを発生する。宛て先レジスタ341と宛 て先制御ロジック342の組み合わせにより宛て先マシ ン340を形成している。ソースマシン320および宛 て先マシン340は各々オンチップメモリ10および2 0とオフチップメモリとの双方のアドレス指定が可能で ある。

【0213】図11は、ソースマシン320の構造を示す。ソースマシン320の内部構造と宛て先マシン340の構造は同一である。転送コントローラ80の他に対する接続のいくつかが異なっているにすぎない。ソースマシンは次のようなレジスタを含む。CACHEADRレジスタ401は転送方向に応じて内部アドレスまたは外部アドレスのいずれかを含む。このアドレスは、キャッシュサブブロックのアドレスと共に、転送コントローラ80の内部Sポートからロードされる。オンチップアドレスの上部ビットを発生するのに、マルチプレクサを使用できる。

【0214】ABPITCHレジスタ402は、次のラインのための開始アドレスを発生するため、開始アドレスに加算される(または減算される)ピッチを含む。GTPIPEレジスタ403は実際には3つの部分に分割されている。第1部分は、ASTARTが宛て先となっている32ピットアドレスである。第2部分はBCOUNTが宛て先となっている16ピットのラインカウント

であり、第3部分はACOUNTが宛て先となっている 16ビットのパイトカウントである。このレジスタは、 関連するレジスタにフェッチしたガイドテーブルを即座 に記憶できないとき、ガイドテーブルオペレーション中 の一時レジスタとして働く。

【0215】ASTARTレジスタ404は、現在のラインの開始アドレスの記録を記憶し、ASTARTレジスタ404は、ガイドされた転送を実行する際にガイドテーブルアドレス/オフセット入力に対して倍になる。BSTARTレジスタ405は、現在のパッチの開始アドレスの記録を記憶する。BSTARTレジスタ405は、また、オフセットガイドされた転送に対しベースアドレスを含み、デルタガイドされた転送に対しては最終パッチ開始アドレスを含む。

【0216】CRNTADRレジスタ406はパケットサービスの現在のアドレスを記憶する。このアドレスは次のアクセスを実行する場所のアドレスである。次のアドレスを発生するよう転送されるバイト数がこの値に加算されたり、またはこれより減算される。ラインまたはピッチが完了すると、CRNTADRレジスタ406には次のラインまたはパッチの開始アドレスがロードされる。

【0217】BCPITCHレジスタ407は、次のパッチのための開始アドレスを発生するよう、現在のパッチの開始アドレスに加算もしくはこれより減算されるピッチを記憶している。ガイドされた転送を行うとき、このBCPITCHレジスタ407は、ガイドテーブルポインタとして使用される。ACOUNTレジスタ408はライン内のバイト数を記憶している。このバイト数は定数であるか、または可変パッチガイドされた転送のためのガイドテーブル入力からロードされる。ACURRENTレジスタ409はライン内に残っているそのときのバイト数を記憶する。

【0218】BCOUNTはパッチ内のライン数を記憶する。この数は定数であるかまたは可変パッチのガイドされた転送のためのガイドテーブル入力からロードされる。BCURRENTレジスタ411は、パッチ内に残っている1未満のラインの現在の数を記憶する。CCURRENTレジスタ412は、パケット内に残っている1未満のパッチの現在の数を記憶する。ガイドされた転送を行うとき、これはその変わりにガイドテーブル内に残っている入力の数を表示する。

【0219】CBYTESレジスタ413はダイレクトメモリアクセスまたはキャッシュサービスにより転送すべき残っているバイトの現在の数を記憶する。BUFPTRレジスタ414は、ソースマシン320と宛て先マシン340によって共用されるレジスタである。BUFPTRレジスタ414は、外部メモリ間でのパケット転送中にバッファとして使用されるパラメータメモリの部分をポイントする。マルチプレクサはオンチップアドレ

スの上部ビットを発生するのに使用できる。

【0220】FCOUNTレジスタ431(図12に示す)は、パイプライン内に現在あるすべてのインストラクションが完了した後、パケット転送用FIFOバッファ311内にどれだけ多くのパイトが残るかを示す5ビットの値(16~0のみ)を記憶する。

【0221】BUFCOUNTレジスタ441(図13に示す)は、外部メモリ間バッファ内にどれだけ多くのスペアバイトが残るかを示す8ビットの値(128~0のみ)を記憶する。ソースマシン320の中心は、マシンが転送したいバイト数を決定するための計算用ハードウェアと方法である。これはバイト計算回路415の数*

*で行われる。これは次元内に残っているバイト数、アドレスの一致、バスサイズおよび次元が前方にアドレス指定されているか、または後方にアドレス指定されているかどうかに応じて決まる。エンディアンはこの計算には重要ではない。次元内に残っているバイト数が8以上であると一時的に仮定すると、表11は異なっているバイト数、バスサイズおよびアドレス指定の方向(前方または後方)を示している。

[0222]

【表11】

8つの最小位 のアドレス	64 L	ットパス	82 E	トバス	16 2	・トパス	827	トパス
547	前方	後方	前方	後方	前方	後方	前方	後方
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1	8 7 6 5 4 3 2	1 2 3 4 5 6 7	43214321	1 2 3 4 1 2 3 4	2 1 2 1 2 1 2	12121212	1 1 1 1 1 1 1	1 1 1 1 1 1

表11

【0223】バスが64ピット幅であり、アドレス指定 が前方であれば、3つの最小位のアドレスピットの2の 補数をとることにより、上記の値を推定する。4番目の アドレスピットは桁上げ用である。次元が後方にアドレ ス指定される場合、3つの最小位のアドレスピットの値 に1を加えるだけでパイト数を計算する。パスが32ビ ット幅で、アドレス指定が前方であれば、2つの最小位 のアドレスピットの2の補数をとることにより、上記の 値を推定する。桁上げにより第3ビットとなる。次元が 後方にアドレス指定される場合、2つの最小位アドレス ビットの値に1を加えるだけで、バイト数を計算でき る。これらの場合、計算に通常含まれる次の最高位ピッ トの影響は無視しなければならない。 バスが16ビット 幅で前方にアドレス指定される場合、最小位アドレスビ ットだけの2の補数をとることにより、上記値が推定さ れる。桁上げは第2ピットとなる。次元が後方にアドレ ス指定される場合、最小位ピットの値に1を加えるだけ でパイト数が計算される。これらの場合、通常計算に含 まれる次の2つの最高位ピットの影響は無視しなければ ならない。

【0224】上記の説明は、マシンがそれ自体を現在のバスサイズに一致させるため、転送を望むバイトの数について述べたものである。このオペレーションが行われた後に、連続する転送は自動的に現在のバスサイズによって可能なバイトの最大数となる。このバスサイズを変更する場合、これも自動的に処理される。次にアドレスレジスタはバイト数だけインクリメントまたはデクリメントされ、次のデータの開始点をポイントする。現在の次元カウントの残りのバイトの新しい数を示すように、

同じ数だけデクリメントされる。マシンが転送を望むバイト数が、次元内に残っているバイト数よりも大きくなるまでこのプロセスが続き、残りのバイト数よりも転送を望むバイト数が大きくなった時点まで、実際に転送されるバイト数を低い値にしなければならず、こうして次元の転送を完了する。このような条件は、転送を望むバイト数から残っているバイト数を減算することにより検出され、借りが起こらない場合は次元の最終転送に達し、転送すべきバイト数のためにバイトカウントを用いる。借り条件に基づくこれら2つの値の選択のためにマルチプレクサが使用される。

【0225】転送が次元内の最終であり、パケットリクエストが実行中であれば、通常の第1次元計算を行う代わりに、次の次元パラメータを計算する。BCURRENTレジスタ411内の値が0であるかどうかにより、BCURRENTレジスタ412のいずれかをデクリメントする。いずれの場合にせよ、xCOUNTレジスタから小さい次元のxCURRENTカウントをロードし、次の第1次元を開始する。

【0226】BCURRENTレジスタ411の値が0となるかどうかに応じて、ASTARTレジスタ404にABPITCHレジスタ402に記憶されていた値を加算(または減算)するか、またはBSTARTレジスタ404にBCPITCHレジスタ407に記憶されていた値を加算(または減算)することにより、次の次元のためのアドレスも計算される。計算された値は、CRNTADRレジスタ406およびASTARTレジスタ404に書き込まれBCURRENTレジスタ411内

の値が0であれば、BSTARTレジスタ405にも書き込まれる。

【0227】第1次元の最終転送が実行され、BCUR RENTレジスタ411およびCCURRENTレジスタ412内の値がいずれも0であれば、ソースマシン320はパケットサービスを完了する。ソースマシン320および宛て先マシン340の双方がこの状態に達すると、全パケットサービスが完了する。パケット転送オプションフィールドのソースおよび宛て先更新モードに応じ、ステージで追加次元計算を行うことができ、CRNTADRレジスタ406に記憶されていたデータが下のパケットリクエスト位置にセーブされる。これにより残されている点でのパケット転送の後における再送信が可能となる。

【0228】これらアドレス計算は2つの32ビット加算器420および423で行われる。マルチプレクサ421および422は、加算器420への入力を選択し、同様にマルチプレクサ424および425は加算器423への入力を選択する。加算器420は、CACHEADRレジスタ401、ABPITCHレジスタ402、ASTARTレジスタ404、BSTARTレジスタ405、CRNTADRレジスタ406およびBCPITCHレジスタ407のサービスを行う。加算器423は、ACOUNTレジスタ408、ACURRENTレジスタ409、BCOUNTレジスタ410、BCURRENTレジスタ409、BCOUNTレジスタ410、BCURRENTレジスタ411、CCURRENTレジスタ412およびCBYTESレジスタ413に対するサービスを行う。

【0229】上記説明は、パケット転送について簡単に触れたものであるが、同様な方法がキャッシュサービスおよびパッファ操作に対しても適用されることに留意されたい。キャッシュサービスの場合、アドレスは常に一致した境界上で開始し、アドレスがキャッシュサブプロックの終了点に達するとサービスが終了するので、パイトカウンタはない。このことは、ソースマシン320がデジタル画像/グラッフィックプロセッサのインストラクションキャッシュまたはマスタプロセッサ60のデータまたはインストラクションキャッシュにサービスするかどうかに応じて変わる。

【0230】上記説明は、転送するバイト数の計算を常に実行できることを示唆している。パケット転送用FIFOパッファ311は、マシンがその数のバイトを転送するには、過度に満杯または空状態となり得るので、このことは当てはまらない。したがってバイプライン内にオペレーションをロードする前にさらに計算を行う必要がある。

【0231】ソースマシン320がパケット転送用FIFOバッファ311内に残されている余裕よりも多いバイトを転送したい場合、待機する必要がある。宛て先マシン340がパケット転送用FIFOバッファ311内

にあるバイト数よりも多いバイトを転送したい場合も待機する必要がある。宛て先マシン340が読み出しをするのに、パケット転送用FIFOバッファ311内に十分なバイトをソースマシン320がロードしようとする場合、双方の転送を続けることができる。

【0232】これら計算は図12に示されたロジックで 実行される。FCOUNTレジスタ431は既にパイプ ライン内にあるオペレーションが完了した場合、パケッ ト転送用FIFOバッファ311内に入るデータのバイ ト数を記録する。加算器434はソースマシン320が パケット転送用FIFOパッファ311に転送したいパ イト数にこの値を加える。合計値が16を越える場合、 ソースマシン320は続けることはできないが、宛て先 マシン320がいくらかのデータを空にすることを待た なければならない。加算器434は、17個以上の出力 を発生し、この出力はソースマシン320に供給され、 このマシンをストールさせる。現在の値または加算器3 43の17以上の出力により選択された加算の結果のい ずれかであるパケット転送用FIFOパッファ311内 の新しいバイト数がマルチプレクサ435を通して減算 器436へ送られる。減算器436は宛て先マシン34 Oが転送したいバイト数からパケット転送用FIFOパ ッファ311内の新しいパイト数を減算する。減算器4 36が借り信号を発生しなければ、宛て先マシン340 は続行できる。減算器426が借り信号を発生すると、 この借り信号はマルチプレクサ437を制御して、差ま たは減算前の値を選択してFCOUNTレジスタ431 にセーブする。

【0233】キャッシュサービスのためにキャッシュバッファ312を使用するときは、同様な組の計算が必要である。マルチプレクサ433に対するモード信号がFCOUNTレジスタ431が計算のソースとして働くか、またはキャッシュバッファ312に記憶されていたパイト数を記憶する同様なCHCOUNTレジスタ432として働くかを選択する。

【0234】外部メモリ間転送を実行するとき、転送プロセッサ80は、リクエスト中のプロセッサのパラメトタメモリの一部をバッファとして使用する。この外部とである。パッファポインタBUFPTRレジスタ414は、ソースマシン240と宛て先マシン340と度にレンスタ414は、ソースマシンかである。BUFPTRレジンでできないからである。BUFPTRレジンの通常のロジックを使用して、バッファとの間リアアトレジスタ414は長さが8ビットだけで対してアドレスの最高位ビットは、各プロセッサに基づき、アアドレスの最高位ビットはのプロセッサに基づき、アアドレスの最高位ビットは、高端の一致/残留でのマルチプレクサから供給される。通常の一致/残留である。通常の一致/戏留である。通常の一致/戏留である。通常の一致/戏留である。通常の一致/戏留である。通常の一致/戏留である。通常の一致/戏留である。通常の一致/戏留である。通常の一致/戏留である。

スペースロジックを用いて、転送されたバイト数が計算される。外部メモリ間バッファを空にするソースマシン320は、BUFCOUNTレジスタ441を使用してそのバイトに残っている値を記憶する。外部メモリ間バッファを満たす宛て先マシン340は、FCOUNTレジスタ431を使用してバイトに残っている値を記憶する。

【0235】図13は、バッファカウント演算を示している。BUFCOUNTレジスタ441は、転送方向に応じて外部メモリ間バッファ内のスペアバイトの数の8ビットである。ソースマシン320は、外部メモリ間バッファを満たしたとき、パケット転送用FIFOバッファ311にロードするバイト数だけBUFCOUNTレジスタ441が7以下になるとソースマシン320が外エリ間バッファ内に空にされるまで、宛て先マシン340が師メモリ間バッファ内に空にされるまで、宛て先マシン340の作動が続く。従ってソースマシン320は外部メモリ間バッファ内に入るデータよりも多いデータをも120バイトで満杯になる。

【0236】外部メモリ間バッファが満杯になる状態と空になる状態の間で、BUFCOUNTレジスタ441は128から減算し、これを外部メモリ間バッファ内に残っているデータバイトの数にしなければならない。外部メモリ間バッファを空にすると、ソースマシン320はBUFCOUNTレジスタ441が0となるまで、これをデクリメントする。宛て先マシン340はパケット転送用FIFOバッファ311を空にし続け、再び方向を反転させる。外部メモリ間バッファの充填が開始するを反転させる。外部メモリ間バッファの充填が開始する前に、BUFCOUNTレジスタ441は128にリセットされる。マルチプレクサ442および443、およびフル(全)加算器444は、このような必要な演算を行う。

【0237】パケット転送が一時中断されているとき、 BUFCOUNTレジスタ441およびBUFPTRレ ジスタ414は、他のパケットパラメータがセープされ る。レストレーション時にオペレーションを正しく再開 できるように、外部メモリ間バッファを空にするか、ま たは満たす、現在の方向を表示するビットもセーブされ る。

【0238】図14aおよび14bは、小エンディアンおよび大エンディアン係数のための、それぞれのポインタFDPTRおよびFSPTRとパケット転送用FIFOバッファ311との関係を示している。パケットリクエストはソースおよび宛て先の形状を実質的に任意または従属的にできるので、宛て先に対して常に一致するわけではない。図8において、ソースと宛て先の整列がコンスタントに互いに変化した状態で、0パイトのサイク

ルと8バイトのサイクルとの間でソースマシン320は 記憶し、宛て先マシン340はフェッチが可能である。 従ってパケット転送用FIFOパッファ311は16パ イトのバイト幅のFIFOであり、このFIFOはソー スからの0~8バイトをロードできるのと同時に、宛て 先への0~8パイトを空にできる。ソースマルチプレク サおよび整列ロジック330はソースから適当なパイト を抽出し、これらパイトをパケット転送用FIFOバッ ファ311の隣接するFIFOデータを維持する位置に 記憶する。宛て先マルチプレクサおよび整列ロジック3 50は、パケット転送用FIFOバッファ311からの 最も古いバイトを抽出し、宛て先に書き込む前に正しい 位置に8パイトワードでこれらパイトを一致させる。ソ ースマルチプレクサおよび整列ロジック330、並びに 宛て先マルチプレクサおよび整列ロジック350は、そ れらの転送を一致でき、できるだけ長くこの状態に留め ることができるようになるとすぐに、64ピットのダブ ルワードの境界にこれらの転送を一致させる。従ってソ ースマルチプレクサおよび整列ロジック330並びに宛 て先マルチプレクサおよび整列ロジック350は、変動 する整列状態をサポートする。

【0239】パケット転送用FIFOパッファ311 は、サーキュラバッファとして16ピットを取り扱う。 データの開始点を任意のバイト位置とすることができ る。宛て先マルチプレクサおよび整列ロジック350が データを抽出する点は、4ビットのFDPTRレジスタ によって表示され、FDPTRレジスタはデータを抽出 する同じサイクルで変更され、ポインタを新しいデータ の開始点に移動する。宛て先マルチプレクサおよび整列 ロジック350は、抽出されたバイトを取り込み、宛て 先ダブルワード内の正しい位置へこれらを整列させる。 パケット転送用FDPTRパッファ311からの抽出お よび整列は宛て先マルチプレクサおよび整列ロジック3 50内の8つのパラレルな16ビットパレルシフタから 成る16ポジションパイトローテータを使用した1工程 で行われる。周辺のパイトをスワップするように、ガン のようなデータの操作を実行し、次に別の回転を行う。 宛て先マルチプレクサおよび整列ロジック350も、宛 て先に適当なバイトだけが書き込まれるように、同様に パイトストローブを操作する。

【0240】ソースマルチプレクサおよび整列ロジック330からのパケット転送用FIFOバッファ311へのローディングは、実質的に同様なオペレーションである。ソースマルチプレクサおよび整列ロジック330は、4ビットのFSPTRレジスタによってマークされた最初の空いた位置を有するFSPTRレジスタを更新する。パケット転送用FIFOパッファ311がフル状態のとき、FSPTRレジスタは、一旦宛て先マルチプレクサおよび整列ロジック350があるデータを抽出す

れば、空となる最初の位置を実際にポイントする。

【0241】宛て先マシン340は、クロックサイクルのスレーブ位相に関するデータを抽出する。ソースマシン320はクロックサイクルの次のマスタ位相時にロードする。大エンディアンおよび小エンディアン作動モードをサポートするため、いずれの方向にもデータ回転を行う必要がある。データの連続性が常に正しくなるようにパケット転送用FIFOバッファ311の外側から見た場合、小エンディアンモードではデータ回転は時計回り方向にし、大エンディアンモードでは反時計回り方向にする。従って操作マルチプレクサおよび整列ロジック330、宛て先マルチプレクサおよび整列ロジック350、ポインタFSPTRおよびFDPTRおよびバケット転送用FIFOバッファ311のレジスタは、双方のエンディアンに合わせるように設計しなければならない。

【0242】図12のFCOUNTレジスタ431は、 パケット転送用FIFOバッファ311にどれだけ多く のバイトが保持されているかの表示を記憶する。このF COUNTレジスタ431は、17以上の値を決して含 むことができない。このレジスタはこのレジスタ内に記 憶された値がパイプライン内に現在あるインストラクシ ョンのすべてが完了した後に、パケット転送用FIFO バイト311内にどれだけ多くのバイトが入るかを表示 するように、パイプラインのローディング前にソースマ シン320および宛て先マシン340によって操作され る。これによって、パケット転送用FIFOパッファ3 11のプロッキングを生じさせるようなパイプラインへ のオペレーションのローディングができなくなる。従っ て、宛て先マシン340は常に十分なパイトを有し、ソ ースマシン320は常に十分な余裕を有することとな る。この結果、FDPTRまたはFSPTRが互いにオ ーパーテイクをする危険がなくなる。新しいパケットリ クエストを開始すると、FDPTRおよびFSPTRが 0にリセットされるので、これらの双方は同じ位置をポ イントし、FCOUNTレジスタ431は0にリセット される。これによりパケット転送用FIFOバッファ3 11の正しい初期化が保証される。

【0243】パケット転送が一時中断されると、FDPTR、FSPTRおよびFCOUNTレジスタ431のみならず、パケット転送用FIFOパッファ311レジスタ自身も制御される。これによりパケット転送用FIFOバッファ311の全ステートが保持され、よってこのステートはパケット転送の再開時にレストアできる。

【0244】値で満杯にされたパケット転送は、満杯にしている値をパケット転送用FIFOバッファ311の最下位のダブルワードにロードし、FCOUNTレジスタ431を16にセットし、FDPTRをエンディアンのための正しいデータ開始点にセットする。小エンディアンに対してはパイト0であり、大エンディアンに対し

てはバイト7である。値で満杯にされたパケット転送中では、FCOUNTレジスタ431の値は変更されない。従って宛て先マシン340は、満杯になったパケット転送用FIFOバイト311を常時見ているので、この満杯にしている値をフェッチし、整列する。ソースマシン320も満杯にされたパケット転送用FIFOバイト311を常時見ているので、必要に際し、停止する。値で満杯にされたパケット転送を一時中断またはレストアする際には、パケット転送FIFOバッファ311のステートは一時中断の別の形態に対する場合のように、セーブされ、レストアされるだけである。従って値で満杯にされたパケット転送を一時中断するためには特別な考慮は不要である。

【0245】ソースマシン320は、2つのパイプライ ンを含み、宛て先マシン340と別のパイプラインを共 用する。パイプラインは内部メモリインターフェース3 01および外部メモリインターフェース302とインタ ーフェースされ、4つの方向のデータ転送、すなわちオ ンチップからオンチップへ、オフチップからオンチップ へ、オンチップからオフチップへ、オフチップからオフ チップへのデータ転送を可能とする。ソースマシン32 0のアドレスパイプライン427およびパイトパイプラ イン428は、宛て先マシン340のパイプラインから 分離されているが、共通のパイプラインの進行を行うよ うに連動されている。これにより、ステップ状に維持し ながら内部メモリインターフェース310および外部イ ンターフェース320上での独立した行動が可能となっ ている。あるインターフェースへの不連続性は、他のイ ンターフェースを停止させることもある。アドレスパイ プライン420はソースマシン320によってアクセス されるアドレスを記憶し、バイトパイプライン428は バイトストローブおよび整列情報を記憶する。この情報 はどのパイトが対応しており、パケット転送用FIFO バッファ311またはキャッシュバッファ312にどれ だけ多くのバイトをロードしたり、これらから除くかを 表示している。転送コントローラ80のレジスタの転送 にあたり、バイトパケット428はレジスタ番号を記憶 する。サービスを受けた情報もバイトパイプラインを下 方に移動し、オペレーションがいつ完了したかを表示す る。

【0246】ソースマシン320と宛て先マシン340は、リクエストパイプライン429を共用する。リクエストパイプライン429はステータス情報、例えば低優先度パケット転送、ダイレクト外部アクセス等の実行中のオペレーションのタイプ、およびリクエスト中のプロセッサの表示を記憶する。リクエストパイプライン429は、ステータス事象が生じるときを表示するパラレル制御情報も記憶する。

【0247】一つ以上のアクセスが停止する際には、と きどき内部パイプラインにバブルが生じる。転送コント ローラ80は、ガイドされた転送中にガイドテーブルの値をフェッチするのに、これらバブルを使用する。これにより、転送コントローラ80の転送中バンド幅をより効率的に使用できる。宛て先レジスタがフリーでない場合、このようなフェッチされたガイドテーブルの値は、GTPIPEレジスタ403の関連部分に記憶される。

【0248】転送コントローラ80はバイト配列された パケット転送のみにおいて、データ配列を行うことがで きる。ソースマシン320と宛て先マシン340とは独 立しているので、これらマシンの各々は0パイトの各サ イクルと8パイトの各サイクルとの間でフェッチしたり 記憶することができる。このことは、ソースアドレスと 宛て先アドレスとの相互の整列はコンスタントに変化し 得ることを意味している。変動する整列をサポートする ため、転送コントローラ80はパケット転送用FIFO パッファ311とソース配列ロジック332と、宛て先 整列ロジック352を含んでいる。パケット転送FIF Oバッファ311は、16バイトのFIFOレジスタで あり、このレジスタはソースからの0~8パイトのコー ドと、宛て先への0~8パイトを空にすることを同時に 行うことができる。ソースマルチプレクサ331および ソース配列ロジック332は、ソースから適当なパイト を抽出し、これらを先のソースパイトに隣接するパケッ ト転送用FIFOパッファ311に記憶する。宛て先配 列ロジック352および宛て先マルチプレクサ351 は、パケット転送用FIFOパッファ311から最も古 いパッファを抽出し、現在アドレス指定されている宛て 先の8バイトのダブルワードで、正しい位置にこれらを 配列する。パケット転送配列およびFIFO操作は自動 的であり、意図する実施例ではプログラマーに対してト ランスペアレントである。

【0249】キャッシュバッファ312にはパケット転送用FIFOバッファ311に対して作動が類似する8パイトのバッファであり、キャッシュおよびダイレクト外部アクセスオペレーション中に使用される。キャッシュの内外への転送は常に8パイト幅である。キャッシュバッファ312には外部メモリバスが60ビット幅よりも狭い場合にデータを配列するのを助ける。キャッシュパッファ312をパケット転送用FIFO場合に311と別個に設けたことにより、現在パケット転送用FIFOバッファ312にあるパケットデータを最初に空にすることなく、パケット転送の途中でより高い優先度のキャッシュおよびダイレクト外部アクセスリクエストをサービスすることが可能となっている。

【0250】転送コントローラ80はオンチップメモリにマッピングされる4つの、ユーザーがアクセス可能なレジスタを有する。これらレジスタはロードおよび記憶インストラクションによりマスタプロセッサ60によってアクセス可能である。これらレジスタはデジタル画像/グラフィックプロセッサ71、72、73、74に対

してはアクセスできない。表12はこれらレジスタをリストアップしたものである。

【0251】【表12】

アドレス	TCレジスタ
0x01820000	REFCNTL
0x01820004	PTMIN
0x01820008	PTMAX
0x0182000C	FLTSTS

表12

【0252】REFCNTLレジスタは、システムのD RAMリフレッシュサイクルを制御するのに使用される 2つの16ビットの値を含む。16ビットREFRAT Eフィールド(ピット15~0)は、DRAMリフレッ シュサイクルを発生するインターパルを決定する。RE FRATEにおける値は、各リフレッシュリクエストの 間に生じるマルチプロセッサ集積回路100のクロック サイクル数を示す。REFRATEにおける32(16 進数0020)未満の値は、DRAMリフレッシュをデ ィスエーブルする。REFRATEフィールドはリセッ ト時に32 (16進数0020) にセットされる。DR AMリフレッシュ中、16ピットの疑似アドレスが外部 アドレスパス上に出力され、リフレッシュバンクデコー ディングまたはRAS'だけのリフレッシュとともに使 用される。16ビットRPARLDフィールド(ピット 31~16)は、リフレッシュサイクル中に出力される **最大値を含む。現在のリフレッシュアドレスのトラック** を維持するのに、リフレッシュアドレスカウンタが使用 される。このカウンタはリフレッシュサイクルが起きる たびにデクリメントされ、このカウンタが〇に達する と、RPARLDにおける値が再ロードされる。RPA RLDフィールドはリセット時に16進数0FFFFに セットされる。

【0253】パケット転送用最小レジスタPTMIN5 1 1 およびパケット転送用最大レジスタ P T M A X 5 1 2は、パケット転送の作動時間を制御するようになって いる。これらレジスタは、図31に示されており、以 下、更に説明する。パケット転送用最小レジスタPTM IN511は、より高い優先度のパケット転送によって パケット転送をインタラプトできる前に、転送コントロ ーラ80によってパケット転送のサービスを行わなけれ ばならないクロックサイクルの最小数を記憶する。好ま しい実施例では、パケット転送用最小レジスタPTMI N511の24の最小位のビットしか実行されない。よ り高い位のビットからの読み出しは、常に0に復帰し、 これらピットへの書き込みは全く効果がない。リセット 時にパケット転送用最小レジスタPTMIN511には 16進数10000 (64Kサイクル) がロードされ る。パケット転送用最大レジスタPTMAX512は、

タイムアウト前にパケット転送用最小レジスタPTMIN511により指定される時間の後にパケット転送を続けることができる最大時間を決定する。本実施例では、パケット転送用最大レジスタPTMAX512は24の最小位のビットを実行する。より高い位のビットからの読み出しは0に復帰し、これらピットへの書き込みは何らの効果もない。従ってPTMINサイクルの後により高い優先度のパケット転送によりパケット転送をインタラプトでき、PTMIN+PTMAXサイクルの後に同じ優先度の別のパケット転送を実行するため、このパケット転送を一時中断できる。より高い優先度のパケット転送のため、あるパケット転送を一時中断できるとき、パケット転送用最大レジスタPTMAX512内に記憶*

* された値は、影響しない。リセット時にPTMAXに1 6進数の値10000(16Kサイクル)がロードされる。

【0254】パケット転送またはデジタル画像/グラフィックプロセッサ71、72、73、74のインストラクションキャッシュフィルサイクルまたはダイレクト外部アクセスサイクル中にフォールトが生じたことを表示するステータスビットを含む。表13は、FLTSTSレジスタ上の特定のビットの意味を示す。

【0255】 【表13】

FLTSTS ピット	名称	概 卷
31	DIGPC7	予約
30	DIGPC6	予韵
29	DIGPC5	予約
28	DIGPC4	予約
27	DIGPCS	DIGP3キャッシュ/DEAフォールト
26	DIGPC2	DIGP2+ャッシュ/DEAフォールト
25	DIGPCI	DIGPIPTY
24	DIGPCO	DIGPOPTULA
23	DIGPT	予約
	DIGPE	•
22	1	予 的
21	DIGPS	予約
20	DIGP4	予約
19	DIGP3	DIGP8パケット転送フォールト
18	DIGP2	DIGP2パケット伝送フォールト
17	DIGPI	DIGP1パケット転送フォールト
16	DIGPO	】 DIGPDパケット転送フォールト
O O	М	MPパケット転送フォールト

表13

【0256】転送コントローラ80は、所定のメモリフ オールトの検出に基づき、FLTSTSレジスタの個々 のピットをセットする。マスタプロセッサ60のリクエ ストしたパケット転送中にフォールトが生じると、Mビ ット(ピット0)は1にセットされる。ピット19~1 6はデジタル画像/グラフィックプロセッサ71、7 2、73、74によってリクエストされるパケット転送 フォールトを表示するのに使用される。DIGP3(ビ ット19) は、デジタル画像/グラフィックプロセッサ 74のパケット転送フォールトを表示し、DIGP2 (ビット18) はデジタル画像/グラフィックプロセッ サ73のパケット転送フォールトを表示し、DIGP1 (ビット17) はデジタル画像/グラフィックプロセッ サ72のパケット転送フォールトを表示し、DIGP0 (ビット16) はデジタル画像/グラフィックプロセッ サ71のパケット転送フォールトを表示する。8つのデ ジタル画像/グラフィックプロセッサを含む実施例で、 パケット転送フォールトをレポートするのにピット23 ~20が保留される。対応するデジタル画像/グラフィ ックプロセッサによりリクエストされるパケット転送中 にフォールトが生じると、これらピットの各々が1にセ

ットされる。

【0257】 DIGPC3ビット (ビット27) は、キ ャッシュフィルまたはデジタル画像/グラフィックプロ セッサ74によりリクエストされるダイレクト外部アク セスオペレーション中にフォールトが生じると1にセッ トされ、同様に、DIGPC2ビット(ビット26)に おける1は、キャッシュフィルまたはデジタル画像/グ ラフィックプロセッサ73によりリクエストされるダイ レクト外部アクセスオペレーション中のフォールトを表 示する。DIGPC1ピット (ビット25) における1 は、キャッシュフィルまたはデジタル画像/グラフィッ クプロセッサ72によりリクエストされるダイレクト外 部アクセスオペレーション中のフォールトを表示する。 DIGPOビット (ビット24) における1は、キャッ シュフィルまたはデジタル画像/グラフィックプロセッ サ71によりリクエストされるダイレクト外部アクセス オペレーション中のフォールトを表示する。8つのデジ タル画像/グラフィックプロセッサを使用する実施例で は、付加的デジタル画像/グラフィックプロセッサによ りリクエストされるキャッシュフィルまたはダイレクト 外部アクセスオペレーションを表示するのに、ピット3

1~28が保留される。

【0258】M、DIGP3~0、またはDIGP3~0ビットのうちのいずれかをセットすると、マスタプロセッサ60がインタラプトされる。セットされているFLTSTSビットをクリアすると、関連するパケット転送、キャッシュフィルまたは外部アクセスが再スケージュール化される。適当なビットに1を書き込むと、FLTSTSビットがクリアされ、1つのビットに0を書き込んでも何の効果もない。

【0259】マスタプロセッサ60のレジスタは、スコアボード化されているので、フォールトを生じたダインクト外部アクセスリクエストは必ずしもこのプロセッサ6のインストラクションパイプラインを停止するわけののはで、マスタプロセッサ60はデータアクセスに憶が、マスタプロセッサ60はデータアクセスに憶がイレクト外部アクセスによりロードは、同じ条件下またはダイレクト外部アクセスによりロードは、同じ条件下またはダイレクト外部アクセスによりロードは、同じ条件ではダイレクト外部でクロセッサ60を停止さてる。デジタル画像/グラフィックプロセッサ60を停止されるフォールトでダイレクト外部アクセスが完了するまでに、常にリクエスト中のプロセッサを停止させる。

【0260】パケット転送はメモリのうちの2つの領域 間でのデータのプロック転送である。ソース(Src) メモリエリアから宛て先(Dst)メモリエリアまで、 転送コントローラ80によってデータが転送される。ソ ースおよび宛て先エリアは、オンチップまたはオフチッ プメモリのいずれでもよい。パケット転送は、転送コン トローラ80への領域としてマスタプロセッサ60また はデジタル画像/グラフィックプロセッサ71、72、 73、74のうちの1つによって開始される。転送コン トローラ80は、図6および7に示すように、リクエス ト待ち行列化および優先度決定ロジック303により、 固定された優先度決定方法およびラウンドロビン優先度 決定方法を用いてリクエストをサービスする。--つのプ ロセッサがリクエストを送信すると、このプロセッサは プロセッサの実行を続けることができる。パケット転送 はプロセッササイクルを追加することなく、転送コント ローラ80によって完了される。パケット転送は、異な る優先度レベルに基づいて送信できるので、より高い優 先度の転送は低い方の優先度の転送をインタラブトでき る。このようなことが生じると、優先度の低い方の転送 は転送コントローラ80によって一時中断され、転送内 の現在位置が制御される。より高い優先度の転送が完了 すると、インタラプトされたポイントで一時中断された 転送が自動的に再開される。

【0261】パケット転送の理解を容易とするため、パケット転送を説明するのに用いる用語の簡単な定義を順

に説明する。ラインとはメモリにおける多数の隣接するバイトのことであり、パッチとは開始アドレスが等等離離しているライングループのことであり、パケッチをは2つのライン間またパッチの組であり、ピッチとは2つのライン間ま、パラメータテーブルとはデータのパケットおよびどのようにソースから宛て先に移動すべきかを記述するパカとはパラメータテーブルをおい、リンクされたの各のとはパラメータテーブルを記述するものである。ッとはパラメータのテーブルをポイントするものである。ッドテーブルとは、パケット転送における個々のパケットに対するパラメータのテーブルであり、ソースメモリ位置からのデータの転送のことである。

【0262】各プロセッサは関連するパラメータメモリを有し、転送コントローラがプロセッサからのパケッ8のが使用するため、関連するパラメータメモリ内にサービスする際、転送コントローラを当りの位置が別個にセットされている。図15にはこりではいる。を受けている。図15にはこりによりではから、これらがではない。しい転送コントローラ80によりではない。しい転送コントローラ80によってがら、これら位置に入れられるデータはパケット転送リクエストがアクティブである時によってパケット転送リクエストがアクティブである時、これら位置に書き込みを行っていたット転送またはそのデータが破壊されるからである。

【0263】プロセッサがパケット転送を初期化するた めのプロセス、方法またはシーケンスの一例は次のとお りである。対応するパラメータメモリ内にパケット転送 パラメータテーブルを作成する。必要であれば、オンチ ップメモリ内にパケット転送用ガイドテーブルを作成す る。ガイドテーブルの性質については後に更に説明す る。第1パラメータテーブルの閉始点をポイントするよ うに、パラメータメモリ内のリンクされたリストの開始 アドレスをセットする。図15は、このリンクされたリ ストの開始アドレスを記憶すべき対応するパラメータメ モリ内の位置を示す。マスタプロセッサ60に対し、こ のリンクされたリストの開始アドレスは、16進数01 0100FCから16進数010100FFのアドレス に記憶しなければならない。デジタル画像/グラフィッ クプロセッサ71、72、73、74に対しては、この ようなリンクされたリストの開始アドレスは16進数0 100#0FC~16進数0100#0FF (ここで# はデジタル画像/グラフィックプロセッサの数である) のアドレスに記憶しなければならない。次に適当なパケ ット転送優先ピットおよびPピットをセットして、転送 コントローラ80にリクエストを送る。マスタプロセッサ60のためのPKTREQ制御レジスタ内およびデジタル画像/グラフィックプロセッサ71、72、73、74のCOMMレジスタ内に、これらビットが位置する。転送コントローラ80は、これらレジスタのステータスを検出し、図6および7に示された優先度に従ってパケット転送リクエストのサービスをする。

【0264】パケット転送リクエストはリンクされたリ スト構造のように送られる。リンクされたリストは単に パケット転送パラメータテーブルの集合であり、ここで は各パケット転送は、リスト上の次の入力の入力ポイン トに対するポインタを含む。パケット転送はオンチップ またはオフチップメモリ上で作動できるが、パラメータ テーブル自体のリンクされたリストはオンチップメモリ に記憶しなければならない。各プロセッサはメモリに記 憶された多数のリンクされたリストを有することができ るが、一時にそのうちの一つしかアクティブになれな い。リクエスト中のプロセッサのパラメータメモリ内の 専用のリンクされたリストの開始アドレス位置に、アク ティブなリンクされたリストの開始点が記憶される。リ ンクされたリスト内の各入力パラメータテーブルは、リ スト上の次の入力の位置に対するポインタを含む。リス トの終了部はパケット転送パラメータテーブルのパケッ ト転送オプションフィールド内のストップピットによっ てマークされているので、リスト内の最終入力は、いず れの位置もポイントできる。

【0265】図16は、簡単なリンクされたリスト構造を示す。このリストは2つのパケット転送パラメータテーブルを含む。リスト開始ポインタは、第1パケット転送パラメータテーブルの開始アドレスを記憶し、第1パケット転送パラメータテーブル内の第1データは、第2の、すなわち本例では最終のパケット転送パラメータテーブルのアドレス内にある。本例は、2つのパケット転送パラメータテーブルしか含まないが、リンクされたリストは、オンチップメモリに合わせるよう、できるだけ長くすることができる。

【0266】あるプロセッサがPビットをセットすることによりパケット転送を送った場合、転送コントローラ80は対応するプロセッサのQビットをセットすることによって応答する。このことは、そのプロセッサのリンクされたリストがパケットコントローラ80内に待ちたバルに適当なラウンドロビントークンがリクエストのサービスをアクティブに開始する。転送コントローラ80がリクエスト中のプロセッサのパラメーターストのサービスをアクティブに開始する。転送コントローラ80がリクエスト中のプロセッサのパラメーターリ内のリンクされたリストの開始位置を読み出す。転送コントローラ80は第1パケット転送パラメータテーブルの内容を、そのソースマシン320および宛て先マレン340内のレジスタに読み出す。次に転送コントロー

ラ80はソースマシン320および宛て先マシン340を使用して、パラメータテーブル内に表示されたようにデータを転送する。パケット転送が完了すると、転送コントローラ80はリンクされたリスト内の次のアドレスと共に、パラメータメモリ内のリンクされたリストの開始アドレスを更新する。このアドレスは、ちょうど完了したパケット転送パラメータテーブルの第1入力から読み出される。転送コントローラは次に、リンクされたリスト上の最後の入力に達するまで、この手順を繰り返す。

【0267】本明細書に述べたパケット転送デバイス、 プロセスおよび方法は、データの移動のフレキシビリテ ィを最大にできるよう、多数の異なるフォーマットおよ びオプションを提供するものである。これらフォーマッ トを検討する際、パケット転送のソース転送と宛て先転 送とは互いに独立していることに留意することが重要で ある。これにより読み出し時のフォーマットと完全に異 なるフォーマットを利用してパケットデータを書き込む ことができ、これにより任意の数のスプレッド機能また はマージ機能を自動的に達成できる。これら2つの基本 的パケット転送フォーマットは、次元が決定され、ガイ ドされている。これらフォーマットはソース転送または ソース転送を記述しているかまたは宛て先転送を記述し ているかに応じて、どのようにデータを読み出すか、ま たは書き込むかを決定できる。ソース転送と宛て先転送 に対して異なるフォーマットを規定することが可能であ ることに留意されたい。

【0268】次元の定められた転送は、最もシンプルなタイプであるが、最も硬直したタイプでもある。このような次元の定められた転送はデータバイトの簡単な隣接するリニアシーケンスでもよいし、または多数のかかる領域から構成できるソースまたは宛て先を記述する。アドレス指定機構は三次元までのアレイの指定を可能とする。この機構は、単一パケット転送による多数の二次元表の、この機構は、単一パケット転送による多数の二次元が、ッチの転送を可能とする。第1またはA次元に沿うデータは、常に1バイトだけ離れている。第2すなわちみに対よび第3すなわちC次元に沿う間隔は任意であるが、バッチ全体に対して固定されている。宛て先次元が完了すると、転送が完了する。

【0269】図17は、次元の定められた転送がどのようにソースメモリまたは宛て先メモリにアクセスするかの例を示している。この図は3ラインの2パッチから成るパケットを示しており、各パッチは512個の隣接する8ビットピクセルから成る。例えば2つのデジタル師像/グラフィックプロセッサ71、72、73、74が3×3の畳み込み(各々はラインのパッチの1つに作用する)を実行しようとしている場合、これが必要となり得る。第1パッチ(PQR)は、デジタル画像/グラフィックプロセッサ71と関連するデータメモリ22に転送すべきデータを示し、第2パッチ(STU)データは

デジタル画像/グラフィックプロセッサ72に関連する データメモリ27に転送すべきデータを示す。本例はソ ースメモリエリアから転送コントローラ80がデータを どのように読み出すべきかを指定しているので、ソース 転送を示していることになる。データパケットは、次の パラメータ、すなわちAカウント、Bカウント、Cカウ ント、開始アドレス、BピッチおよびCピッチによって 特定される。Aカウントとは、第1次元内の隣接するデ ータバイトの数であり、図17の例ではこの数は512 である。Bカウントとは、パッチを形成する工程の数ま たは1未満のライン数である。図12はBカウントが2 である場合を示す。Cカウントは1未満のパケットを形 成するためのパッチ工程の数である。図17はCカウン ト数が1である場合を示す。開始アドレスとは、パケッ トの開始点のリニアアドレスである。このアドレスはP と表示されるパイトのアドレスである。Bピッチとは第 2次元のリニアピッチのことである。 すなわちバイトP とQとのアドレスの差またはバイトQとRとのアドレス の差である。Cピッチとは第3次元のリニアピッチ、す なわちパイトPとSとのアドレスの差のことである。ソ ース転送および宛て先転送のいずれも、このように定義 できるが、ソースと宛て先の形状を全く異なるようにで きるように、パラメータは独立したものである。

【0270】次元の定められた転送のすべての次元をアクティブにする必要はない。 Bカウントおよび/または Cカウントを 0 にセットすることにより、転送を個々のパイト、ピクセルの倍数パイト、ラインまたはパッチに限定できる。 0のAカウント値は転送されるデータを 0 にするので、エラーを発生し得る。

【0271】ガイド転送とは次元アドレスのシーケンス をパケット転送パラメータ内の値のみから計算するので はなく、オンチップメモリ内のテーブルからガイドする 転送のことである。これらのオペレーションは次元の定 められた転送よりも複雑であるが、よりフレキシブルで ある。ガイド転送には2つのクラス、すなわち固定パッ チ転送と可変パッチ転送とがある。固定パッチガイド転 送は次元の定められた転送の場合のようにパケット転送 パラメータ内に記述された第1次元および第2次元を有 するが、第3次元はオンチップガイドテーブル内のエン トリーからガイドされる。可変パッチガイドテーブルで はガイドテーブルは各パッチに対しA次元およびB次元 のサイズも決定する。いずれの形態でも、2つの1次元 は次元の定められたテーブルと同じようにアクティブで ある。従って各ガイドテーブルエントリーが2つの第1 次元のサイズに従って個々のバイト、倍数バイトの個々 のピクセル、ラインまたは2次元パッチを移動できる。 これによりルックアップテーブルによるライン描きまた はデータ処理の際に生じるような多数のイレギュラーな オペレーションが可能となる。

【0272】特に表示しない限り、ガイド転送について

の次の記載における情報は、ソース転送および宛て先転 送の双方にも同じように当てはまる。ガイドテーブルは 単なるエントリーのブロックであり、これは転送のタイ プに応じて32ビットまたは64ビットとなり得る。こ のガイドテーブルは、オンチップメモリ内に位置してい なければならない。ガイドテーブルは固定パッチ転送に 対しては、32ビットワードのアドレスに整列していな ければならず、可変パッチ転送に対しては64ピットの ダブルワードアドレスに整列していなければならない。 ガイドテーブルが含むガイドテーブルの開始アドレスお よびエントリーの数は、対応するパケット転送パラメー タテーブル内に表示される。各ガイドテーブルエントリ ーはパケット転送内の2次元パッチに対応しており、転 送コントローラ80がパケット転送サービスをする際、 このコントローラはパケット転送内の次のパッチの処理 をするのに必要なように、ガイドテーブルエントリーを 一つずつフェッチする。ガイドテーブルエントリーの詳 細については、下記のガイド転送の詳細な説明で述べ る。

【0273】固定パッチガイド転送は、32ビットエントリーを含むオンチップガイドテーブルを使用する。このテーブルは、ワード整列されていなければならないので、テーブルのエントリーアドレスの最小位の2つのビットは00でなければならない。各エントリーは3次元の転送のためのアドレスを計算するのに使用される情報を含む。固定パッチ転送は3つのタイプがある。すなわち固定パッチデルタガイド転送、固定パッチオフセット転送および固定パッチオフセットガイドルックアップテーブル転送がある。これらタイプについては、下記により詳細に説明する。

【0274】固定パッチデルタガイド転送に対し、ガイドテーブルは現在のパッチの開始アドレスを形成するのに、先の2次元パッチの開始アドレスに追加すべき32ピットのデルタ値を含む。パッチサイズはAカウントおよびBカウントパケット転送パラメータによって固定され、定義される。

【0275】図18に、固定パッチデルタガイドパケット転送のプロセスおよび方法の一例が示されている。ここで、第1パッチすなわちパッチAの開始アドレスを形成するため、パケット転送パラメータ内に示された開始アドレスに値デルタAが加算される。この開始アドレスに値デルタAが加算される。この開始アドレスを形成するのに最終パッチ開始レジスタ403に記憶され、パッチAの開始アドレスに、デルタBが同じたうな加算が行われる。こで加算値は次のパッチの開始アドレスのベースを形態されることに留意されたい。図18に示すように、テーブルポインタ501は、ガイドテーブル502内の次のエントリーをポイントするように、各パッチの後に4バイ

トだけインクリメントされる。多数のエントリーカウン タ503には、最初パケット転送パラメータテーブルか らのエントリー値の数がロードされており、エントリー カウンタ503の数は各パッチの後で一つだけデクリメントされる。エントリー各503の数が0に達するとパケット転送が終了する。

【0276】固定パッチオフセットガイドパケット転送は、ガイドテーブル502を使用し、このテーブル502は各パッチの開始アドレスを形成するため、パケット転送パラメータ内に示されるベースアドレスに加算すべき32ビットの値を含む。パッチサイズはAカウントおよびCカウントパケット転送パラメータにより固定され、定義される。

【0277】図19は固定パッチオフセットガイドパケ ット転送のためのアドレス指定機構プロセスおよび方法 を示す。ガイドテーブル502における第1エントリー からの値デルタAは、パッチAの開始アドレスを形成す るため、パケット転送パラメータテーブルに特定され、 ベースアドレスレジスタ505に記憶されたベースアド レスに加算される。次に、パッチBの開始アドレスを形 成するよう、ベースアドレスレジスタ505内に記憶さ れたアドレスにデルタBが加算され、ガイドテーブル5 02内の最終エントリーまでに同様な加算が行われる。 ここで、パケット転送パラメータテーブル内に特定され たベースアドレスが0になると、ガイドテーブル502 は絶対アドレスを指定する。デルタガイド転送の場合と 同じように、テーブルポインタ501は現在のガイドテ ープルエントリーをポイントし、エントリーカウンタ5 03の数は実行するパッチの数をトラッキングする。

【0278】ガイドテーブル502は、固定パッチオフ セットガイドルックアップテーブルパケット転送に対 し、32ピットのオフセット値を含む。この値はオフセ ットレジスタ506内で0フィルの状態で0、1、2ま たは3ピットだけ左にシフトし、ベースアドレスレジス タ505内に記憶されたアドレスに加算されるべきもの である。ペースアドレスレジスタ505に記憶されたペ ースアドレスは、パケット転送パラメータに示されてお り、これによりルックアップテーブルのデータサイズと 独立したルックアップテーブルのオペレーションのため に転送を利用できる。固定パッチオフセットガイドルッ クアップテーブルフォーマットは、ソース転送に対して 使用できるだけである。シフト量はパケット転送パラメ ータのAカウントフィールドのビット1~3のうちの最 も左側のビットの位置によって表示されている。ビット 3のうちの1は、左にシフトされた3つの場所を示し、 ビット2は2つの場所を示し、ビット1は1つの場所を 示す。ピット1~3の中に1がない場合は、0シフトを 示す。このような左シフトにより、8、16、32およ び64ビットのサポートが可能となる。ルックアップテ ーブル転送のためのパッチサイズは、固定された1次元

であり、1、2、4または8バイトにセットされる。 【0279】図20は、固定パッチオフセットガイドル ックアップテーブルパケット転送のためのアドレス計算 の一例を示す。ここでオフセットAはAカウントフィー ルド内の値によって示されるようなルックアップテーブ ルのデータサイズに従って、0、1、2または3ビット だけ左にシフトされる。オフセットレジスタ505内の このようなシフトされたアドレスは、パッチAの開始ア ドレスを形成するため、ベースアドレスレジスタ505 内に記憶されたベースアドレスに加算される。次に、オ フセットB値がシフトされ、ベースアドレスレジスタ5 05内のベースアドレスに加算され、パッチBの開始ア ドレスを形成し、同様な操作が次々に実行される。ガイ ドテーブル502からオフセット値がロードされる際に シフトが行われる。先の実施例で述べたように、テーブ ルポインタ501およびエントリーレジスタ503の数 は、ガイドテーブル502内の現在位置およびパッチの 数のトラッキングを維持する。

【0280】可変パッチガイド転送は、パケット転送パラメータ内でなく、ガイドテーブル内のすべてのパッチサイズ情報を特定する。これによりパケット転送内のデルタガイドまたはオフセットガイドのいずれでもよい。ガイドテーブルは可変ガイドパッチ転送に対し64ビットのダブルワードエントリーから成る。図21にガイドラーブル用の小エンディアンフォーマットが示されている。ダブルワードの下方の半分は第1の2つの次元に対するAカウント値およびBカウント値を含む。上方の32ビットがAカウント値およびBカウントでは、上方の32ビットがAカウント値およびBカウント値を含み、下方の32ビットがオフセットまたはデルタを含む。

【0281】32ビットの書き込みを用いることにより、エンディアンフォーマットから独立したガイドテーブルを作成するためのソフトウェアが適当に与えられる。AおよびBカウントはワード1のアドレスに現れ、オフセット/デルタアドレスはワード0のアドレスに現れる。ここでワード1はワード0よりも大きいアドレスの4バイトにある。転送コントローラ80は64ビットのアクセス中に一時に双方の32ビットワードをアクセスし、そのとき選択されているエンディアンモードに従って正しい内部オペレーションをするのに必要なワード順序を調節する。可変パッチ転送のためのガイドテーブルエントリーはダブルワードに整列すべきである。すなわちバイトアドレスの3つの最小位ビットを000としなければならない。

【0282】図23は、可変パッチのデルタガイドパケット転送の一例を示す。可変パッチデルタガイドパケット転送に対し、ガイドテーブルエントリーの第1ワード

は、最後のパッチ開始レジスタ504内に記憶された先 のパッチの開始アドレスに加算すべき32ビットのデル タ量を含む。パケット転送パラメータには第1パッチの ための開始アドレスが示されている。パッチサイズは可 変であり、各ガイドテーブルエントリーの第2ワード内 に指定される。ここで、パッチWの開始アドレスを形成 するのに、パケット転送パラメータ内に特定された開始 アドレスにデルタWが加算される。Aカウントは第1次 元のパイトの数の長さを決定し、Bカウントは第2次元 のサイズ (これはライン-1の数である) を決定する。 次にパッチXの開始アドレスを発生するよう、最終パッ チ開始レジスタ504内に記憶されたパッチW開始アド レスにデルタXが加算される。先に固定パッチ転送の場 合に述べたように、テーブルポインタ501およびエン トリーカウンタ503の数は、ガイドテーブル502内 の位置のトラッキングを維持する。各ガイドテーブルエ ントリーは、64ビットすなわち8パイトであるので、 テープルポインタ501は、8パイトよりも大きいアド レスをポイントするようにインクリメントされる。

【0283】図24には、可変パッチオフセットガイド パケット転送の一例が示されている。可変パッチオフセ ットガイドパケット転送のための各ガイドテーブルエン トリーの1ワードは、32ピットオフセット値を含む。 この32ビットのオフセット値は、各パッチの開始アド レスを計算するよう、ペースアドレスレジスタ505内 に記憶されたペースアドレスに加算される。このペース アドレスはパケット転送パラメータ内で特定される。パ ッチサイズは可変であり、各ガイドテーブルエントリー の他方の半分内に特定される。パッチWの開始アドレス を発生するように、ベースアドレスレジスタ505内に 記憶されているペースアドレスに、アドレスWの値が加 算される。Aカウント値およびBカウント値はパッチの サイズを決定する。パッチXのための開始アドレスを得 るよう、ベースアドレスレジスタ505内に記憶された 下のベースアドレスにオフセットXが加算される。テー ブルポインタ501およびエントリーカウンタ503の 数は、ガイドテーブル502内の位置のトラッキングを 維持しながらテーブルポインタ501が8だけインクリ メントされる。

【0284】ルックアップテーブルパケット転送に類似する、値でフィルする(fill-With-value)パケット転送は、ソース転送に対して指定できるにすぎない。この値でフィルするパケット転送は実際にはソースメモリからデータを転送するのではなく、むしろパケット転送パラメータ内にソースの値を特定するようになっている。2つの32ビットフィールド、最大位のフィル値のワードおよび最小位のフィル値のワードが、宛て先メモリを満たすのに使用される64ビットの値を特定する。フィルパターンが64ビット未満であれば、最小値のフィル値のワードおよび最大位のフィル値のワードおよび最大位のフィル値のワードおよび最大のフィル値のワードおよび最大のフィル値のワードおよび最大のフィル値のワードおよび最大のフィル値のワードおよび最大のフィル値のワードを

ードにわたって、このパターンを再現しなければならない。フィル値では整列オペレーションが実行されず、宛て先ダブルワードに書き込まれるバイトはフィル値のブルワードからの対応するバイトとなっている。値でフィルするパケット転送に対して、ソース開始アドレトをはソース次元カウントは特定されない。パケット転送のサイズは宛て先転送パラメータットによりソース転送と宛て先転送の多数の組み合わせが可能となっている。これら組み合わせを特定するため、パケット転送パラメータテーブル内のパラメータのフォーマットは、必要なソース転送および宛て先転送のタイプに応じて変わる。パラメータテーブルの内容の説明を補助するため、図25~29に種々の可能なパラメータの例が示されている。

【0286】パケット転送パラメータテーブルは、オン チップメモリすなわちマスタプロセッサ60のパラメー タメモリ15、デジタル画像/グラフィックプロセッサ 71、72、73、74のパラメータメモリ25、3 0、35または40、もしくは、デジタル画像/グラフ イックプロセッサ71、72、73、74のデータメモ y 2 2, 2 3, 2 4, 2 7, 2 8, 2 9, 3 2, 3 3, 34、37、38または39内にあることが好ましい。 パケット転送パラメータテーブルは、整列された64バ イトでなければならない。すなわち6つの最小位アドレ スピットが000000となる。どのメモリがこのテー ブルを含むかについては、制限はない。従ってマスタプ ロセッサ60はデジタル画像/グラフィックプロセッサ 71に対応するパラメータメモリ25にあるパラメータ テーブルを使用することができる。リクエスト中のプロ セッサはパケット転送リクエストを送る前に自己のパラ メータメモリ内のリンクされたリストの開始アドレス位 置に適当な開始アドレスを入れるだけである。

【0287】図25~28に関連して、次の章はパケット転送パラメータ内の種々のフィールドについて述べる。PTによって表示されるパケット転送パラメータの開始アドレスに対する各フィールドのアドレスは、フィールドが有効な転送タイプと同じように示される。多の場合、2つの同じフィールドがあり、1つはソースを送用であり、他方は宛て先転送用である。これらの場合、1つのコンテクストでフィールドの記述が示される。あるフィールドは、転送のタイプに応じて使用しない。これらのケースではフィールドはプログラムしないままにできる。表14は可能なオプションのすべてをリストアップしたものである。以下、これらのオプションについて詳細に説明する。

[0288]

【表14】

オペレーション	転送元	転送先
次元の定められた标送	yes	yes
固定パッチデルタガイド転送	усв	yes
周定パッチオフセットガイド伝送	yes	yes
固定パッチオフセットガイドしUT	yes	по
可変パッチデルタガイド転送	yes	y c s
可変パッチオフセットガイド伝送	усв	y c s
値で満たす転送	ves	no
トランスペアレントの次元の定められた転送	yes	no
トランスペアレント固定パッチデルタガイド転送	yes	nu
トランスペアレント協定パッチオフセットガイド伝送	yes	מת
トランスペアレント可変パッチデルタガイド伝送	yes	טת
トランスペアレント可変パッチオフセットガイド転送	yes	no
プロック符を込み	nυ	yçs
	•	•

表14

【0289】パケット転送パラメータ内の第1データワ ードは、次のパラメータテーブルの次のパケット転送開 始アドレスである。このワードはすべてのパケット転送 タイプに存在し、パケット転送用のリンクされたリスト 上の次のエントリーの開始点に対する32ビットのポイ ンタである。このワードは64バイトの整列したオンチ ップアドレスをポイントするので、このアドレスの6つ の最小位のビットは00000とならなければならな い。パケット転送用オプションフィールド内の停止ビッ トは、リンクされたリストを終了させるのに使用される ので、リンクされたリストの最終エントリーは、次の特 別なアドレスエントリーを必要としない。パケット転送 が成功裏に終了するときはいつも、リクエスト中のプロ セッサのパラメータメモリ内のリンクされたリストの開 始アドレス位置に、次のパケット転送エントリーアドレ スワード内の値が書き込まれる。これによりポインタは 次のパケット転送に自動的に進む。このポインタは、リ ンクされたリストに実行を休止するのに停止ビットが使 用される場合に、このポインタがリンクされたリストが イネーブルされた際にリンクされたリスト上の次のパケ ット転送をポイントするように、リンクされたリスト上 の最終パケットが完了した後にも、更新される。

【0290】第2ワードは、パケット転送オプションフィールドとなっている。これはPT+4に位置する。このパケット転送オプションフィールドは、データを転送する方法で種々のオプションを指定するようにすべてのパケット転送タイプで使用される。以下、このパケット転送オプションフィールドについて詳細に説明する。

【0291】次元が定められたパケット転送およびデルタガイドパケット転送で使用される第3および第4データワードは、ソースおよび宛て先開始アドレスとなっている。PT+8にはソース開始アドレスがあり、PT+12には宛て先アドレスがある。これらフィールドは次元の定められたパケット転送およびデルタガイドパケット転送で使用される。次元の定められたパケット転送に対し、各々はソースまたは宛て先のための開始パイトアドレスを表示する32ビットのワードであり、デルタガ

イド転送に対し、各々はソースまたは宛て先転送のため に第1デルタオフセット値を加算する開始アドレスを示 す。

【0292】オフセットガイドパケット転送で使用される第3および第4データワードは、PT+8にはソース開始アドレスがあり、PT+12には宛て先アドレスがある。これらフィールドは、オフセットガイド転送モードを使用する際に、ソースおよび宛て先開始アドレスの場所をとる32ビットのオフセット値である。

【0293】第5および第6データワードは、ソースお よび宛て先のAおよびBカウントであり、PT+16バ イトにおける第5データワードはピット15~0にソー ス用のAカウントを有し、ビット31~16にソース用 のBカウントを有する。同様に、PT+20における第 6データワードは、ビット15~0に宛て先用Aカウン トを有し、ピット31~16に宛て先用Bカウントを有 する。このAカウントの16ピットフィールドは、次元 の決められた、すなわち固定パッチ転送のためのソース または宛て先の対応する第1次元において、転送すべき バイトの数を指定する。可変パッチガイド転送に関して は、Aカウントフィールドは使用されない。更に値でフ ィルされたパケット転送に関してはソースAカウントは 使用ざれない。Bカウントの16ビットフィールドは、 次元の定められた、または固定されたパッチ転送用のソ ースまたは宛て先の対応する第2の次元で発生すべきス テップ数を特定する。これはライン-1の数に等しい。 従って0の値は第2の次元をディスエーブルし、その結 果パッチ当たり1本のラインしか転送しない。ソースB カウントは値でフィルされたパケット転送中には使用さ

【0294】次元の定められたパケット転送内のPT+24およびPT+28に位置する第7および第8データワードは、それぞれソースCカウントおよび宛て先Cカウントである。これら32ビットのフィールドはソースまたは宛て先の第3次元におけるパッチ工程数を特定する。従って0の値は第3次元をディスエーブルし、一つのパッチしか転送しない。フィル転送に対してはソース

Cカウントフィールドを使用されない。

【0295】デルタまたはオフセットガイドパケット転送における第7および第8データワードはエントリーの数である。これらの32ピットフィールドにおける値は、それぞれソースおよび宛て先のためのガイドテーブルのエントリーの数を指定する。従ってこれらフィールドは、転送される情報のパッチ数を表示する。値が0であればデータ転送は行われない。

【0296】PT+32およびPT+36には第9および第10データワードがある。次元の定められた固定パッチパケット転送では、これら32ビットのフィールドはソースおよび宛て先の第2次元のピッチを特定する。このピッチの値はソースまたは宛て先ラインの開始アドレスに加算され、次のラインの開始アドレスを得る。対応するBカウントフィールドにおける値は、0であるが、このフィールドはプログラムされない状態のままにできる。

【0297】PT+40およびPT+44にはそれぞれ第11および第12データワードがある。次元の定められたパケット転送では、これら32ビットフィールドでは、ソースまたは宛て先の第3次元のピッチを特定する。次のパッチの開始アドレスを得るのに、ソースまたは宛て先パッチの開始アドレスにこのピッチの値が加算される。対応するCカウントフィールド内の値が0であれば、このフィールドはプログラムされない状態のままにできる。

【0298】デルタまたはオフセットガイド転送において、第11および第12データワードは、ガイドテーブルアドレスである。これらフィールドにはそれぞれのガイドテーブル内の第1エントリーをポイントする整の値は、ガイドテーブルからエントリーが取り出されるたびに固定パッチ転送に対しては4だけ、または可変パッチ転送に対しては4だけ、または可変パッチに対しては52ピットワードアドレスに対して整列し、可変パッチパケット転送に対しては64ピットアトレスに整列しなければならない。ガイドテーブルはオンチットを受ければならない。ガイドテーブルはオンチットを受ければならない。ガイドテーブルはオンチップメモリ内になければならず、いずれかの条件が真でなければ、イリーガルなアドレスエラーインタラプトが生じる。

【0299】第9および第11データワードは、値で満たされたパケット転送において特別な用途がある。これら2つの32ビットフィールドは64ビットフィルパターンを構成する。宛て先のダブルワードに書き込まれたパイトはフィル値のダブルワード内の対応するバイトから取り出される。従ってフィルパターンが64ビット未満であれば、これら2つのデータワード内でデータ値を繰り返さなければならない。値でフィルするパケット転送に対し、このフィル値はソースに対してのみ可能であ

るが、他方、宛て先は次元の定めれられた、固定または 可変パッチのデルタまたはオフセットガイドにできる。 【0300】パケット転送がソーストランスペアレンシ ーを利用する場合、第13および第14データワードは トランスペアレンシー値をホールドする。この64ピッ トのダブルワードはPT+48で開始する。この64ピ ットフィールドはトランスペアレンシーを選択した場 合、比較すべき値を表示するのに使用される。パケット 転送オプションフィールドのパケットアクセスモードフ ィールドは、このフィールド内に含まれる値のトランス ペアレンシーサイズまたは数を表示する。宛て先ダブル ワードにすぐに書き込まれるパイトは、トランスペアレ ンシー値内の対応するパイトと比較され、一致が見つか ればバイトストローブが非アクティブにドライブされ る。ピクセルサイズが64ピット未満であれば、データ 値を再現しなければならない。このフィールドはブロッ クの書き込みを除くすべての非トランスペアレンシー転 送に対しては用いられない。 ソーストランスペアレンシ 一値は、エンディアンモードにかかわらず、メモリに書 き込まれるのとまさに同じように、転送コントローラ8 0によって使用されるので、ワードスワップは生じな い。これは図25に示されている。パケット転送パラメ ータテーブル開始アドレスに続く48パイトをアドレス 指定するダブルワード書き込みとして常にこの値を書き 込むことにより、混乱を避けることができる。

【0301】パケット転送はブロック書き込みモードを使用する場合、第3および第4データワードはカラーレジスタのデータをホールドする。64ビットのカラーレジスタフィールドはブロック書き込みサイクルの準備の際にピデオランダムアクセスメモリ(VRAM)をロードするのに使用される値を含む。この値は、シミュレートされたブロック書き込みを実行する際にも使用される。転送コントローラ80はエンディアンモードにかかわらず、トランスペアレンシー値に関してこれまで述べたのとまったく同じ態様で書き込まれるカラーレジスタ値を使用する。これは図29に示されている。以下、このフィールドの使用について詳細に説明する。

【0302】パケット転送パラメータの最終ダブルワードを形成するPT+56で開始する第15および第16データワードは、すべての転送モードに対してそのときは使用されず、プログラムされない状態のままにできる。これらデータワードはマルチプロセッサ集積回路100を未来バージョンで使用できる。

【0303】図25~29は、パケット転送パラメータテーブルの少数の可能なフォーマットを示す。図25は、ソーストランスペアレンシーを有するソースおよび宛て先用の次元の定められたパケット転送用のパラメータのテーブルの一例を示し、PT+48にトランスペアレンシーワード0が記憶され、PT+52にトランスペアレンシーワード1が記憶される。図26は、値でフィ

ルする宛て先用の次元の定められたパケット転送用パラ メータテーブルの一例を示す。PT+40にフィル値の 最大のピットが記憶される。PT+32にフィル値の最 小位のビットが記憶される。図27は、次元の定められ たソースおよび固定パッチガイド宛て先パケット転送用 のパラメータテーブルの一例を示す。PT+12におけ るデータワードは、ベースアドレスを記憶し、PT+2 8におけるデータワードはガイドテーブル内のエントリ 一数を記憶し、PT+44におけるデータワードはガイ ドテーブルの開始アドレスを記憶する。図28は、次元 の定められたソースおよび可変パッチガイド宛て先パケ ットのためのパラメータテーブルの一例を示す。通常P T+22に記憶される宛て先AおよびBカウントはプロ グラムされないが、その理由は、これらカウントが宛て 先ガイドテーブルの一部であるからである。図29は、 次元の定められたプロック書き込みパケット転送用の一 例を示す。PT+48で開始するダブルワードは、カラ ーレジスタワード0および1を含むことに留意された W.

【0304】パケット転送オプションフィールドはソースおよび宛て先転送のためにどんなフォームの転送を用いるかを選択し、現在のパケットがリンクされたリストを終了させるかどうかを決定する。更に特殊転送モード、パケット転送終了時の付加的アドレス計算の実行、次元アドレス計算の方向変化またはソース転送と宛て先転送の反転のような多数の付加的特徴の選択を可能にす*

* る。図30にパケット転送オプションフィールドのフォーマットが示されている。オプションフィールドにすべて0をロードすることにより、特殊アドレスモードを用いないで、ソースおよび宛て先で次元の定められた転送を利用するデフォールトパケット転送を行うことになる。

【0305】パケット転送オプションフィールドのビット1~0は、宛て先更新モードフィールドを形成する。これら2つのビットは、元のパケット転送パラメータテーブル内の宛て先開始アドレスが、パケット転送が完了した場合にどのように更新されるかを表示する。これらビットが0でなければ、パケット転送完了後に余分なアドレス計算を行う。パケット転送パラメータテーブルに指定された元の宛て先開始アドレス上にこの値が書き込まれる。これによりパケット転送を更に送ることが可能となり、オフ状態から続けることが可能となる。これは特に2つのメモリエリア間でピンポン操作するのに有効である。

【0306】表15に、宛て先更新モードがリストアップされている。下記のような宛て先反転アドレス指定ビットの反転宛て先Cまたは反転宛て先Bの一方がセットされると、加算よりも減算を行う。

[0307]

【表15】

E,	y F	転送先业新オペレーション
1	0	
0	0	単新せず
0	1	宛て先転送内の最終ラインの開始アドレスにBピッチを加算(これより 減算)し、結果を転送先に許き込む。
1	0	宛て先転送内の最終パッチの開始アドレスにCピッチを加算(これより 減算)し、結果を転送先に書き込む。
1	1	宛て先転送内の最終パッチの開始アドレスにCピッチを加算(これより 減算)し、その結果をPTパラメータテーブル内の転送先および開始ア ドレスに書き込み、次にPTオプションフィールド内の反転転送先Cア ドレス指定ピットをトグリングする。
		11.5

表15

【0308】宛て先更新モードは、使用中の最大次元の 追加ステップを実行するのに使用できるが、他の有効な オペレーションも実行できる。転送は2次元だけにする ことができたが、Cピッチを加えるよう、モード10も 使用できる。これにより最終パケットに対し次の2次元 パケットを位置させることができる。2つの1次元また は2次元パッチ間で、例えばオンチップデータメモリ上 でピンポン動作するパケット転送を再送信するのにモー ド11が特に有効である。完了時にパケット転送パラメ ータを更新するたびに、第3次元のアドレス指定方向が 反転されるので、この方向はメモリエリア間で交互に変 わる。

【0309】この機能は、主に次元の定められた転送と 共に使用することを意図するものである。この機能は、 ガイド転送で指定できるが、注意が必要である。ガイド 転送に対しては、宛て先Cピッチは宛て先ガイドテーブ ルポインタと置換されていることを思い出していただき たい。

【0310】パケット転送オプションフィールドのビット6~4は、宛て先転送モードフィールドを形成する。

これら3つのビットは宛て先アドレス指定のためにどの フォームの転送を使用すべきかを表示する。ソース指定 モードルックアップテーブルおよび値によるフィル操作 は宛て先アドレス指定のために定義されていない(保留* *されている)。 【0311】

【表16】

6 5 4	宛て先転送モード
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0	次元の定められた転送 予約 予約 予約 可変パッチデルタガイド転送 可変パッチオフセットガイド転送 固定パッチオフセットガイド転送 固定パッチオフセットガイド転送

X16

【0312】パケット転送オプションフィールドのビット9~8は、ソース更新モードフィールドを形成する。 表17に、このソース更新モードが示されている。適当

[0313]

【表17】

※行する。

なソース反転アドレス指定ビット、反転ソースCまたは 反転ソースBがセットされる場合、加算よりも減算を実※

	y h 8	ソース更新オペレーション
0	0	型新せず
Ö		ソース転送内の最終ラインの開始アドレスにBピッチを加算(これより 被算)し、結果をソースに書き込む。
1	0	ソース転送内の最終パッチの開始アドレスにCピッチを加算(これより 減算)し、結果をソースに書き込む。
1	1	ソース 転送内の最終パッチの開始アドレスにCピッチを加算(これより 減算)し、その結果をPTパラメータテーブル内のソースおよび開始ア ドレスに書き込み、次にPTオプションフィールド内の反転ソースCア ドレス指定ピットをトグリングする。

表17

【0314】これら2つのビットはパケット転送が完了した際に元のパケット転送パラメータ内のソース開始アドレスをどの値で更新すべきかを表示する。これらビットが0でなければパケット転送完了後に追加的ソースアドレス計算を実行する。次にパケット転送パラメータに指定された元のソース開始アドレス上にこの値を書き込む。これによりパケット転送を再び送ることができる、先の時間に残っていた場所より続けることができる。このような転送は、2つのメモリエリア間でピンポン操作するのに特に有効である。これらモードは先に宛て先アド

レスの発生で述べたように、操作アドレスの発生でも同じような用途がある。

【0315】パケット転送オプションフィールドのビット14~12は、ソース転送モードフィールドを形成する。これら3つのビットは、ソースアドレス指定のためどのフォームの転送を使用すべきかを表示する。表18にこれらのコーディングを示す。

[0316]

【表18】

٠,	,		1
14	13	12	ソース伝送モード
0	0	D	次元の定められた転送
0	0	1	値でフィルする転送
0	1	Ó	予約
0	1	1	固定パッチオフセットガイドしひT
1	Ö	Ō	可変パッチデルタガイド転送
ĩ	Ō	i	可変パッチオフセットガイド転送
1	1	Ō	固定パッチデルタガイド転込
1	1	ĺ	固定パッチオフセットガイド転送

表18

【0317】パケット転送オプションフィールドのビット18~16は、パケット転送アクセスモードフィールドを形成する。これら3つのビットは表19に示されるような特別なアクセスモードをエンコードするのに用いられる。これらモードは宛て先にソースデータを書き込*

* む方法を変えるものであり、オンチップメモリの宛て先に対し、モード000の通常の転送しか許可されない。 【0318】

【表19】

ピット				1
		17	16	パケット収送アクセスモード
	0	0	0	通常ページモード
	O	0	1	周辺デバイス転送
	0	1	0	プロック掛き込み
	0	1	1	シリアルレジスタ転送
	1	Ō	Ō	8 ビットソーストランスペアレンシー
	Ī	Ō	1	16ピットソーストランスペアレンシー
	Ĩ	1	Õ	32ピットソーストランスペアレンシー
	Ĭ	Ī	Ĭ	64ビットソーストランスペアレンシー

发19

【0319】000のコーディングは、外部メモリに対する通常のアクセスモードまたはページモードアクセスを可能にする。ソースまたは宛て先上では特別なアドレス指定モードは使用されない。変更をすることなく、ソースから宛て先にデータが転送される。

【0320】001のコーディングは、周辺デバイス転送モードを可能にする。周辺デバイスモードはメモリコントローラとして転送コントローラ80を使用するでかける。というないでは、一つの外部のメモリを、他のデバイスが読み出したり書き込んだりするのを可能にする。デバイスのメモリの説み出しはソースをプログラムすることによって達成され、デバイスのメモリへの事を込みは宛て先をプログラムすることによって達成され、デバイスのメモウーの書き込みは宛て先をプログラムを表出したりよりに、データに従って発生されたアドレスによりメモリアドレスおよび制御ラインをドライブするが、周辺デバイスがデータを読み出したりドライブしたりできるように、データパスをハイインピーダンスモードとする。周辺デバイスモードは値でフィルする転送を決きるの形態のソースまたは宛て先転送と共に使用できるの形態のソースまたは宛て先転送と共に使用できるの形態のソースまたは宛て先転送と共に使用できる

【0321】010のコーディングはパケット転送がVRAMブロック書き込みを使用できるようにする。これにより、転送コントローラ80はVRAMカラーレジスタにロードし、VRAMブロック書き込みモードを使って外部メモリへの宛て先書き込みを実行する。このモー

ドでは、VRAMカラーレジスタデータがVRAM内のどの位置に書き込まれるかを指定する、ブロック書き込みアドレスマスクビットをソースデータが表示する。これらビットは通常のアドレス指定を用いてソースからフェッチされ、その後、ブロック書き込みモードを用いて宛て先VRAMに書き込まれる。VRAMカラーレジスタにロードされる値は、パケット転送パラメータのカラーレジスタ値として指定される。

【0322】ブロック書き込みオペレーションはオフチップの宛て先だけにサポートされている。オンチップ宛て先アドレスへのブロック書き込みの試みは、エラー条件によりパケット転送を一時中断させる。

【0323】011のコーディングはシリアルレジスタ転送モードを可能にする。一般に、VRAMのバルク初期化を行うために、シリアルレジスタ転送モードが使用される。VRAMの行をVRAMシリアルシフトレジスタにコピーするのに、ソースアドレスが使用される。次にシフトレジスタを多数のVRAMメモリの行にコピーするのに、宛て先アドレスが使用される。通常のオペレーションはソースへのカウントに1パイトをロードすることでの大きに1のAカウントおよびn-1 (ここでnは書きるる。このモードでは、データバスまたはクロスバー50上でのデータ転送は行われず、VRAMによりすべてのソータ転送が行われることに留意されたい。すべてのソースアクセスおよび宛て先アクセスは非ページモードと

なる。シリアルレジスタ転送オペレーションは、オフチ ップのソースおよび宛て先だけにサポートされている。 【0324】1XXフォームのコーディングはトランス ペアレンシーを可能にする。通常、ソースおよび宛て先 の次元の定められた転送またはガイド転送が実行され る。しかしながら宛て先データを書き込む前に、このデ ータはパケット転送パラメータ内に示されたトランスペ アレンシー値を比較される。このトランスペアレンシー の比較は、トランスペアレンシーおよびパイト書き込み 回路353で行われる。パケットアクセスモードの2つ の最小位のピットはトランスペアレンシーデータのサイ ズを表示する。従って、1回の64ビットの比較、2回 の32ビットの比較、4回の16ビットの比較または8 回の8ピットの比較がなされる。比較のいずれかが真で あれば、トランスペアレンシーおよびバイト書き込み回 路353は。宛て先バイトが書き込まれないように対応 するパイトストロープをディスエーブルする。オンチッ プソースまたは宛て先アドレスによるトランスペアレン* *シーの試みにより、パケット転送はエラー条件で一時中断される。

【0325】パケット転送オプションフィールドのビット19は、交換用ソースおよび宛て先パラメータビットである。ビット19のセットにより、ソースおよび宛て先パラメータをマニュアルでスワップすることなく、パケット転送方向を反転できる。これは元の位置にデータを戻す際に有効である。交換用ビットがセットされると、転送コントローラ80はパケット転送パラメータをロードする際に、すべてのソースおよび宛て先値の開始アドレス、ピッチ、カウント、ガイドテーブルポインタおよびフィル値のすべてをスワップする。表20は、このビットがセットされる場合の32ビットのスワップを示す。PTはパケット転送パラメータテーブルの次のエントリーアドレスのアドレスを表示する。

【0326】 【表20】

	パイト アドレス	パイト アドレス	
ソース開始アドレス ソースA/Bカウント ソースCカウント ソースBピッチ ソースCピッチ	PT+16 <= PT+24 <= PT+32 <=	=> PT+12 => PT+20 => PT+28 => PT+36 => PT+44	転送先落始アドレス 転送先名/Bカウント 転送先Cカウント 転送先Bピッチ 転送先Cピッチ

表20

【0327】PTにおける次のエントリーアドレスデータおよびPT+04におけるパケット転送オプションフィールドは、これらの値がソースまたは宛て先に関連していないので、それらの先の位置に止まることに留意されたい。更にトランスペアレンシーデータまたはカラーレジスタデータを記憶するPT+48およびPT+52は、スワップされないことにも留意されたい。これにより、64ビットのトランスペアレンシーまたはカラーレ※

※ジスタパラメータはその値を維持できる。転送コントローラ80はソースおよび宛て先に関連したパラメータワードのスワップのほかに、パケット転送オプションフィールド内でソースおよび宛て先に関連したビットもスワップする。これについては表21に示されている。

【0328】 【表21】

ピット飲			ピット数
転送先更新モード	0 <=	=> 8	ソース更新モード
転送先を送モード	4 <=	=> 12 => 12	ソース転送モード
転送先反転Bアドレス指定	6 <= 24 <=	=> 8 => 9 => 12 => 13 => 14 => 21	ソース反転Bアドレス指定
転送先反転Cアドレス指定			ソース反転Cアドレス指定

表21

【0329】スワップのいずれかの結果、機能がサポートされなくなると、パケット転送はエラー条件により一時中断する。パケット転送パラメータがロードされるときはいつも、ソースパラメータと宛て先パラメータとの交換が実行される。パケット転送が一時中断されている場合、そのときのパラメータはリクエスト中のプロセッサのパラメータメモリにセーブされる前に、元の位置へスワップし戻される。一時中断されたパケット転送がレ

ストアされる場合、パラメータは転送コントローラ80 によりロードされる際に再びスワップされる。

【0330】パケット転送オプションフィールド内で更新モードのうちの一つが指定される場合、パケット転送の完了時に通常のオペレーションが行われる。例えばソース更新オペレーションが選択される場合、元のパケット転送パラメータ内ソース開始アドレスは、パケット転送中に宛て先開始アドレスとして実際に使用されても更

新されることになる。同様に、更新モードとしてトグル 反転ソースCアドレス指定ピットを指定すると、元のパケット転送オプションフィールドのビット22がトグリングされ、これにより実際にパケット転送が再送信された場合、宛て先Cのアドレス指定が反転される。

【0331】上記例が示すようにXビットを使用する際には注意が必要である。例えば次元の定められた宛て先パケット転送に対する値で満たされたソースのために指定する場合、値によるフィルオペレーションは宛て先オペレーションとして指定できないので、パケット転送はエラーにより一時中断される。エラーが発生しない場合でも、宛て先開始アドレスおよびカウントには、一般にプログラムされないソース値がロードされる。同様に、フィル値のワードには宛て先ピッチがロードされる。この結果、極めて無意味なパケット転送となる。

【0332】パケット転送オプションのピット21は反転ソースBアドレス指定ピットである。このピットを1にセットすると、ソースの第2の次元が後方にアドレス指定される。加算よりもむしろ先のライン開始アドレスからBピッチが減算される。このピットが0であれば、通常はパケット転送ソースアドレス指定が行われる。

【0333】パケット転送オプションフィールドのビット22は、反転ソースCアドレス指定ビットである。このビットを1にセットすると、ソースの第3次元が後方にアドレス指定される。加算よりもむしろ先のパッチ開始アドレスからCピッチが減算される。このビットが0であれば、通常はパケット転送ソースアドレス指定が行われる。このビットはガイド転送に対しては意味がなく、ガイドテーブルを介してCのアドレス指定を特定する。

【0334】パケットテーブルオプションフィールドのビット23は、反転ソースAアドレス指定ビットである。このビットを1にセットすると、ソースおよび宛て先の第1次元は後方にアドレス指定される。ダブルワードアドレスはインクリメントされる代わりにデクリメントされる。このことは、Bピッチが加算(または減算)される値は、第1の次元における最も大きなアドレスであることを意味している。ダブルワード内でのバイトによるアドレス指定は反転されず単なるダブルワードのアドレス指定であることに留意されたい。

【0335】パケットテーブルオプションフィールドのビット24は、反転宛て先Bの宛て先指定ビットである。このビットを1にセットすると、宛て先の第2の次元が後方にアドレス指定される。Bピッチは加算されるよりもむしろ先のライン開始アドレスから減算される。このビットが0であれば、通常はパケット転送ソースアドレス指定が行われる。

【0336】ビット25は反転宛て先Cのアドレス指定

ビットである。このビットを1にセットすると、宛て先の第3の次元が後方にアドレス指定される。 C ピッチは 加算されるよりもむしろ先のパッチ開始アドレスから減 算される。このビットが0であれば、通常はパケット転送ソースアドレス指定が行われる。このビットはガイド 転送に対しては意味がなく、ガイドテーブルを介して C アドレス指定を特定する。

【0337】パケットテーブルオプションフィールドの ビット28は、ビットを終了した際のインタラプトであ る。このピットを1にセットすると、リンクされたリス ト上のこのエントリーを終了した後にすぐに、パケット 転送を開始しているプロセッサに通常のインタラプトが 送られる。リンクされたリストは更にエントリーを含む ことができる。これによりリンクされたリスト内の特定 のポイントに達したときに、リクエスト中のプロセッサ にフラグを立てることができる。このピットが0であれ ば、リンクされたリスト内の対応するパケットエントリ ーが終了した際には、プロセッサにはインタラプトは送 られない。従って、このピットセットを有するエントリ 一が生じて完了するか、またはリンクされたリストの終 わりにあるパケット転送が完了するかのいずれかまで に、インタラプトが発生されることはない。しかしなが らエラーがある時間に生じた場合、転送コントローラ8 0はリクエスト中のプロセッサに即座にエラーインタラ プトを送る。

【0338】パケット転送オプションフィールドのピッ ト30~29は、パケット転送ステータスフィールドを 形成する。パケット転送ステータスフィールドはパケッ ト転送リクエストのステートを表している。プロセッサ がリクエストを送る際には、これらピットは常に00と セットされていなければならない。リンクされたリスト 内のパケット転送が一時中断状態の場合、転送コントロ ーラ80は、これが中断中のパケットパラメータエリア にセーブしているパケット転送オプションフィールド内 の適当なパケット転送ステータスピットをセットする。 中断されたパケット転送がフレッシュなパケット転送よ りも多くのパケットを含んでおり、従って異なる態様で セーブされ、レストアされるので、このような操作が必 要である。転送コントローラ80がパケット転送パラメ ータをロード中に、これらピットのいずれかが1とみな されると、転送コントローラはパケット転送を一時中断 し、よって余分なパラメータのすべてをレストアする。 このフィールドは、表22にリストされているようにコ ード化される。

[0339]

【表22】

30 29 30 29	パケット伝送ステータス
0 0	一時中断されていない
0 1	一時中断であるがフォールトでない
1 0	一時中断、ソース上でフォールト
1 1	一時中断、宛て光上でフォールト

£22

【0340】次の条件のうちの1つが生じたためにパケ ット転送が一時中断されると、転送コントローラ80は これらピットに01を書き込む。すなわち転送コントロ ーラ80により、より高い優先度のパケット転送リクエ ストが受信される場合、パケット転送が多くタイムアウ トしてしまった場合、パケット転送をリクエストしたプ ロセッサがパケット転送の一時中断を求めた場合、また はエラー条件が生じた場合、ビット30は実際にフォー ルトが生じたことによりパケット転送を一時中断したこ とを表示する。ピット29は、フォールトがソースにあ るのか宛て先にあるのかを表示する。フォールト条件を 解決するため、この情報はマスタプロセッサ60が必要 とする。このことは、フォールトの生じたパケット転送 のパラメータを再ロードする際の転送コントローラ80 には関係がない。その理由は、一時中断プロセスとレス トアプロセスとはすべてのタイプの一時中断パケット転 送に対して同じであるからである。

【0341】交換用ソースおよび宛て先パラメータビット(ビット19)が中断されたパケット転送オプションフィールド内で1であれば、フォールトの生じたパケット転送に対するビット29の意味は反転する。従って10が宛て先上でのフォールトを示し、11がソース上でのフォールトを示す。従ってマスタプロセッサ60のソフトウェアはフォールトの生じたアドレスーを決定する際に、ビット29と19の双方を検査しなければならない。

【0342】転送コントローラ80はパケット転送中にフォールトが生じた場合に数種の措置をとる。転送コントローラ80は、ビット29と30を適当にセットし、この適当なビットをFLTSTSレジスタ内にセットする。転送コントローラ80がマスタプロセッサ60にフォールトインタラプトを発生する。デジタル画像/グラフィックプロセッサ71、72、73または74のうちの一つがパケット転送を発生する場合、このプロセッサはフォールトが生じていることについて認識していない。マスタプロセッサ60は、このフォールト条件をクリアし、FLTSTSレジスタ内のフォールトフラグをクリアしなければならない。FLTSTSレジスタ内の対応するフォールトフラグをクリアする際に転送コントローラ80はパケット転送を自動的に再送信する。

【0343】パケット転送オプションフィールドのビット31はストップビットである。このビットはリンクされたリストの終了部をマークするのに使用されている。このビットが1であるパケット転送に会うと、パケット

転送は完了され、リンクされたリストが終了される。終了前にリクエスト中のプロセッサのパラメータメモリ内のリンクされたリストの開始アドレス位置に、次のエントリーアドレスフィールドがコピーされる。従ってリンクされたリストが再イネーブル化されると、リンクされたリスト内の次のエントリーで実行が開始する。これにより、ピンポンオペレーションのような繰り返しオペレーションに特に有効な円形状のリンクされたリストが形成できる。ストップピットは所望の位置でリンクされたリストをプレークするのにも使用できる。

【0344】転送コントローラ80がパラメータテーブルからのパケット転送パラメータを一旦読み出すと、データの転送を開始する準備が完了する。これを行うため、転送コントローラ80はクロスバーアクセスまたは外部メモリアクセスのいずれかまたは双方を発生しなければならない。ソースから宛て先へのデータの基本的フローには4つの可能性がある。すなわちオンチップへ、オンチップからオフチップへ、オンチップからオフチップへ、カンチップからオンチップへ、更にオフチップからオフチップへのフローがある。最初の3つは通常取り扱われているが、最後のケースは特別なケースである。

【0345】ソースマシン320は、正常なパケットデータ転送フロー中に、転送パラメータに基づきソースアドレスを発生し、これを用いて適当なオンチップまたはオフチップメモリからデータをフェッチする。クロスバーまたは外部メモリバスからデータが受け取られると、必要なバイトは抽出され、ソース整列ロジック332によって整列され、次にパケット適当なFIFOパッファ312に入れられる。これと同時に宛て先マシン340は宛て先メモリのためのアドレスも発生する。パケット転送FIFOパッファ311が一旦次の宛て先メモリアクセスに必要なバイト数を含むと、宛て先マシン340は必要なクロスパーまたは外部メモリサイクルを発生する。

【0346】パケット転送FIFOバッファ311は、データフローを制御し、ソースマシン320と宛て先マシン340との同期を維持するように働く。あるときに、パケット転送FIFOバッファ311が次の宛て先アクセスのための十分なソースバイトを含んでいない場合、データが利用可能となるまで宛て先マシン340は停止する。これと同じように、パケット転送FIFOバッファ311がフル状態となれば、宛て先マシン340が次のソースアクセスを完了させるのに十分なバイトを引き出すまで停止する。これにより、ソース転送が宛て

先転送をオーバーランさせることが防止される。特殊なパケット転送アクセスモードに対しては、このデータフローは多少変えることができる。

【0347】クロスバー50と外部メモリインターフェースは独立しているので、ソース転送は外部バス上で行われ、クロスバー上で宛て先転送を行うことができ、また、パラレル状態で外部バス上で宛て先転送を行い、クロスバー上でソース転送を行うこともできる。オンチップからオンチップへの転送に対してはソースと宛て先とは必要に応じてクロスバーインターフェースを共用し、サイクルをインターリープすることになる。

【0348】キャッシュサービスリクエスト、ダイレク ト外部アクセスリクエスト、フレームコントローラ90 のリクエスト、緊急リフレッシュおよびホストリクエス トは、パケット転送を一時中断させることはない。これ らリクエストがパケット転送よりも優先度が高い場合に のみ、ソースマシン320および宛て先マシン340の 一方または双方を停止できる。フレームコントローラ9 0および緊急リフレッシュサイクルは、外部メモリイン ターフェースだけを使用する。従ってパケット転送クロ スパーアクセスは続いて行うことができる。ソースマシ ン320または宛て先マシン340のいずれかが、外部 メモリインターフェースを使用している場合、パケット 転送FIFOバッファ311は、最終的にフル状態また は空状態となる。従ってクロスバーを用いるコントロー ラは外部メモリインターフェースが再び利用できるまで 停止していなければならない。オンチップからオンチッ プへの転送である場合、ソースマシン320および宛て 先マシン340の双方は、障害を受けない状態を続ける ことができる。キャッシュおよびダイレクト外部アクセ スサービスは、クロスバーと外部インターフェースの双 方を使用するので、これらは一般に、必要とするサイク ル数の間でパケット転送を停止する。

【0349】オンチップソースからオフチップの宛て先 へのパケット転送は、他の3つのパケット転送の例と異 なって取り扱われる。DRAMまたはVRAM上でペー ジモードの利点を活用するため、転送コントローラ80 はオフチップソースからオンチップへの列アクセスのペ ージモードバーストを実行し、次にオンチップからオフ チップの宛て先への別のページモードバーストを実行す る。これを行うにはオンチップバッファを使用しなけれ ばならない。各プロセッサは図15に示すように、この 目的のために保留された対応するパラメータメモリ内の 128パイトのエリアを有する。図15に示すように、 マスタプロセッサ60によってリクエストされるオフチ ップからオフチップへのパケット転送は、アドレスの1 6進数01010100から16進数0101017F を使用する。デジタル画像/グラフィックプロセッサ7 1、72、73、74のうちの一つによってリクエスト されるオフチップからオフチップへのパケット転送が、

アドレスの16進数0100#100から16進数01 00#17F (ここで#は表3にリストされているようなデジタル画像/グラフィックプロセッサの番号に対応する)を利用する。このパラメータメモリバッファの内外へのデータの転送は、転送コントローラ80のハードウェアにより処理され、ユーザーに対しトランスペアレントである。

【0350】パケット転送パラメータの組み合わせは、完了するのに極めて長い時間を必要とする、極めて大きな転送の指定を可能とする。更により高い優先度のパケット転送リクエストが、パケット転送をインタラプトし続け、パラメータのロードに長い時間がかかるの防止する。このような状況のいずれかの発生を防止するため、転送コントローラ80は図31に示されている2つの24ビットレジスタのパケット転送最小レジスタPTMIN511とパケット転送最大レジスタPTMIN511とパケット転送最大レジスタPTMIN511とパケット転送最大レジスタPTMIがケット転送の最小長さと最大長さとを指定する。パケット転送カウンタPTCOUNT513は、パケット転送を実行するクロックサイクル数を表示する。

【0351】パケット転送最小レジスタPTMIN51 1は、より高い優先度のパケット転送リクエストによっ て中断できる前に、パケット転送が実行しなければなら ないクロックサイクルの最小数を示す。パラメータがロ ードされた後にパケット転送が開始すると、タイマーシ ーケンサ515はパケット転送最小レジスタPTMIN 511に記憶されていた値を、パケット転送カウンタP TCOUNT513にロードする。パケット転送カウン タPTCOUNT513は、パケット転送が転送コント ローラ80によってアクティブにサービスされるクロッ クサイクルごとに、1だけデクリメントする。パケット 転送カウンタPTCOUNT513は、パケット転送中 に生じ得るキャッシュサービスサイクル、フレームコン トローラ90サイクル、ホストサイクルまたはリフレッ シュサイクル中にはデクリメントしないが、アクティブ なパケット転送サービス中に生じる再試行または待機ス テート中にデクリメントする。しかしながら、クロスバ ーのパケット転送アクセスがまだ行われている場合、外 部バス上でのフレームコントローラ90、ホストまたは リフレッシュ活動中にデクリメントされる。パケット転 送はPTCOUNTが0に達したことを0検出器514 がタイマーシーケンサ515に信号を送るまで、優先度 の高いパケット転送リクエストによってインターラプト することはできない。またパケット転送はエラーまたは フォールト条件によって一時中断することもできる。パ ケット転送最小レジスタPTMIN511には、リセッ ト時に16進数10000(65,536サイクル)が

【0352】パケット転送最小レジスタPTMIN51 1の重要な用途は、すでに中断したパケット転送のパラ メータを別のメモリエリアに転送するための停止不能なパケット転送を行うことである。別の一時中断によりデータを転送するパラメータメモリエリアにオーバーライトされるので、パケット転送最小レジスタPTMIN511はパケット転送を完了できるように保証するために使用される。かかる転送はフォールト状態にならないことが重要である。その理由は、この状態になるとパラメータメモリエリアもオーバーライトされるからである。このような特徴により、最小時間前により高い優先度のメモリアクセスがパケット転送をアボートすることが防止され、従って最小の数のデータ転送が行われる。

【0353】パケット転送最大レジスタPTMAX51 2は、1つのパケット転送によるデータの転送の独占を 防止するのに使用される。PTMIN時間が経過し、パ ケット転送カウンタPTCOUNT513が0検出器5 14に検出されるように、0にデクリメントされると、 タイマーシーケンサ515はパケット転送最大レジスタ PTMAX512内に記憶されていた値をパケット転送 カウンタPTCOUNT513にロードする。これによ り、タイムアウトするまでに転送を進めることができる 残りの時間が決まる。従ってインタラプトされないパケ ット転送のための最大期間は、PTMIN+PTMAX クロックサイクルとなる。パケット転送カウンタPTC OUNT513は、リフレッシュのような非パケット転 送サイクルを除く、パケット転送が連続的にアクティブ となるサイクルごとにデクリメントされる。パケット転 送完了前にパケット転送カウンタPTCOUNT513 内の値が0に達したことを、0検出器514が検出する と、パケット転送はタイムアウトしたものと見なされ る。タイマーシーケンサ515は、パケット転送を一時 中断し、転送コントローラ80はラウンドロビン状に同 じ優先度の次のリクエストに移る。同じ優先度の他のリ クエストがペンディング中となっていなければ、このよ うな同じ優先度のリクエストまたは優先度のより高いリ クエストが生じるまで、または転送が完了するまで、O のPTCOUNTと共に転送を続行できる。パケット転 送最小レジスタPTMIN511内に指定されたサイク ル数が経過した後に、優先度のより高いパケット転送リ クエストが受信されると、PTMAXに達したか否かに 係わらず、アクティブなパケット転送が一時中断され る。パケット転送最大レジスタPTMAX512にはリ セットで16進数10000(65,536サイクル) がロードされる。

【0354】パケット転送が一時中断状態となると、リンクされたリスト全体も一時中断される。ラウンドロビントークンはリンクされたリスト内の次のパケット転送でなくて、ペンディング中のリクエストと共に次のプロセッサに進む。パケット転送がタイムアウトすると、一時中断された転送のステートはリクエスト中のプロセッサのパラメータメモリにセーブされる。ラウンドロビン

の優先度がそのプロセッサに戻されると、転送コントローラ80は連続のためのこのリクエストを自動的に再送信する。一時中断されたパケット転送が再開されるときはいつも、フル状態のPTMINおよびPTMAX値が有効となる。

【0355】好ましい実施例では、パケット転送最小レジスタPTMIN511およびパケット転送最大レジスタPTMAX512は、24ビットしか含まない。従ってタイムアウトすることなく、パケット転送サービスが続くことのできる最大時間は50MHzの目標作動周波数で約0.67秒である。

【0356】パケット転送用のリンクされたリストは、 次のように転送コントローラ80によって管理される。 緊急優先度を除くパケット転送中にリフレッシュ、フレームコントローラ90、ホストインターフェースまたは キャッシュサービスリクエストが受信される場合、パケット転送パラメータのステートは転送コントローラ80 の内部レジスタに保持され、必要であればソースおよび /または宛て先転送が停止される。優先度のより高いリクエストのサービスが完了すると、パケット転送が開始 される。

【0357】優先度のより高いパケット転送リクエス ト、タイムアウト、リクエスト中のプロセッサからの一 時中断リクエスト、フォールトまたはエラーによってパ ケット転送がインタラプトされると、パケット転送が一 時中断される。リクエスト中のプロセッサのパラメータ メモリ内のリンクされたリストの開始アドレスが、セー プされたパケット転送パラメータをポイントするように 変更される。このインタラプトが優先度のより高いパケ ット転送によるものである場合、ラウンドロピントーク ンはインタラプトされたパケット転送と共に留まるの で、優先度のより低いリクエストが再開されると、その サービスが再開される。パケット転送パラメータのロー ディング中に優先度のより高いリクエストが生じると、 ローディングが停止される。一時中断は行われない。優 先度のより高いパケット転送が完了すると、元のパラメ ータリストからパケット転送パラメータがロードされ る。パケット転送がタイムアウト、フォールト、エラー または一時中断リクエストにより一時中断されている場 合、優先度決定チェーンの終了部にインタラプトされた パケット転送を送るように、ラウンドロピントークンが 進められる。

【0358】パケット転送が完了し、パケット転送オプションフィールドのインタラプトピットが1となると、転送コントローラ80はリクエスト中のプロセッサにパケットの終了部のインタラプト信号を発生する。リンクされたリスト内に1のパケット転送オプションフィールドの停止ピットを有する最終パケット転送が完了すると、転送コントローラ80がリクエスト中のプロセッサにパケットの終了部インタラプト信号を発生する。パケ

ット転送が完了すると、パケット転送のパケット転送オプションフィールドストップピットがセットされていても、リクエスト中のプロセッサのパラメータメモリ内のリンクされたリストの開始アドレス位置に、パケット転送パラメータからの次のアドレスフィールドが書き込まれる。

【0359】パケット転送パラメータがロードされると、転送コントローラ80はパケット転送オプションフィールドのパケット転送ステータスピットをチェックする。パケット転送が一時中断されたことをこれらピットが表示する場合、一時中断された転送を付加的ステート情報がロードされる。これらについては後に更に説明する。

【0360】パケット転送がエラー状態を経験すると、転送コントローラ80は即座にデータの転送を停止し、一時中断を実行する。転送コントローラ80はリクエスト中のプロセッサのPTERRORフラグをセットする。転送コントローラ80はリンクされたリストが終了したことを表示するため、リクエスト中のプロセッサのCOMNレジスタ120のQビットもセットする。リクエスト中のプロセッサは、セーブされたパラメータからのエラーの原因を決定するようにプログラムすることができる。

【0361】パケット転送中に多数の条件のいずれかが エラーを生じさせる。試みられたVRAMアクセスモー ド、例えばオンチップメモリ内のソースまたは宛て先に よるブロック書き込み宛て先転送またはシリアルレジス タ転送がエラーを生じさせる。トランスペアレンシーを 利用して試みられるオンチップ宛て先アクセスもエラー を生じさせる。値でフィルされた場合を除くソース転 送、シフトレジスタ転送または周辺デバイス転送の長さ よりも、パケット転送リクエスト宛て先転送のバイトの 総数の長さが長くなると、エラーが生じる。ルックアッ プテーブルの宛て先オペレーションを試みる際にエラー が生じる。このようなエラーは、交換用ソースおよび宛 て先パラメータのオペレーションから生じる。リンクさ れたリストの開始アドレスまたはリンクされたリストの 次のエントリーがアドレスのオフチップをポイントする 際にエラーが生じる。パケット転送パラメータテーブル およびリンクされたリストの開始アドレスが64パイト の境界に整列していないときにも、エラーが生じる。ソ ースまたは宛て先ガイドテーブルポインタがオフチップ メモリをポイントしたり、これらが正しく整列されてい ないときに試みられるパケットリクエストの際にエラー が生じる。実際のエラー状態を表示するようにステータ スピットはセーブされず、このエラー状態は一時中断パ ラメータのステートから推定しなければならない。

【0362】リンクされたリストの開始アドレスまたは リンクされたリストのアドレスのオフチップの次のエン トリー、整列状態のパケット転送パラメータテーブルま たはオフチップメモリへのガイドテーブルポインタによって生じたエラーは、パケット転送パラメータをリクエスト中のプロセッサのパラメータメモリの一時中断エリアにセーブしない。これはデータを転送する前にパケット転送がアボートし、実際に開始することがないからである。従って、エラーの原因を診断しようとすると、リンクされたリストのアドレスの有効性をチェックして、一時中断されたパラメータが有効であることを保証しなければならない。

【0363】転送コントローラ80は多くの条件下でパ ケット転送を一時中断する。優先度のより高いパケット 転送リクエストを受けると、現在のパケット転送のため にPTMINに指定されていたサイクル数がなくなる場 合に、パケット転送を一時中断する。転送コントローラ 80はサイクル数がPTMIN+PTMAXを越え、タ イムアウトし、別のプロセッサからの同じ優先度のパケ ット転送リクエストがペンディング中である場合、パケ ット転送を一時中断する。転送コントローラ80がリク エスト中のプロセッサがこのコントローラにCOMMレ ジスタ120のSビットにより一時中断することを求め る場合、パケット転送を一時中断する。ソースアドレス 指定または宛て先アドレス指定中にメモリフォールトが 生じる場合、転送コントローラ80はパケット転送を一 時中断する。エラー状態が検出される場合、転送コント ローラ80はパケット転送を一時中断する。また、外部 メモリアクセス中に再試行が行われ、別のプロセッサか らの同じ優先度のパケット転送リクエストが待機中であ り、現在のパケット転送のためのPTMIN内に指定さ れたサイクル数がなくなる場合、転送コントローラ80 はパケット転送を一時中断する。

【0364】これらケースの各々における一時中断機構 は同一である。 転送コントローラ80は現在のパケット 転送パラメータおよび転送コントローラ80の内部ステ ートをセーブする。この情報により、パケット転送を将 来続行できる。これらパラメータはリクエスト中のプロ セッサのパラメータメモリの一時中断エリアにセーブさ れる。図15に示すように、マスタプロセッサ60がパ ケット転送をリクエストした場合、このエリアは16進 数01010000から16進数0101007Fとな る。デジタル画像/グラフィックプロセッサ71、7 2、73、74の一つにリクエストされたパケット転送 のための一時中断されたパケットパラメータエリアは、 アドレスの16進数0101#000から16進数01 00#07F (ここで#は表3にリストしたようなデジ タル画像/グラフィックプロセッサ番号に対応する)を 使用する。図32および33には、これらパラメータの ためのフォーマットが示されている。図32における% のマークのついたダブるワードは、現在のエンディアン のためには調節されないことに留意されたい。

【0365】一時中断条件が生じ、ペンディング中の外

部メモリ行アクセスが完了した直後に、一時中断が開始する。リクエスト中のプロセッサのパラメータメモリ上の外部間パッファは空ではないが、パケット転送FIFOバッファ311の現在ステートがセーブされる。この方法により、原因にかかわらず、パケット転送は一貫して中断できる。パケット転送FIFOバッファ311の空状態は生じないので、この一時中断は高速となるようにも保証されている。従ってパケット転送FIFOバッファ311を空にするのに潜在的に低速のパケット転送を待つことなく、緊急優先度のパケット転送リクエストを急速にサービスできる。

【0366】パラメータメモリが一時中断の原因となっている場合、より高い優先度の転送コントローラ80のクロスパーの優先レベルで実行される。従って一時中断が完了するまでデジタル画像/グラフィックプロセッサ71、72、73、74またはマスタプロセッサ60は一時的な競合を経験することがある。一時中断がタイムアウト、フォールト、エラーまたはリクエスト中のプロセッサからの一時中断リクエストによるものであるときは、パケット転送の元の転送コントローラ80のクロスパーの優先度で、この一時中断が実行される。

【0367】新しいアドレスをポイントするように、リンクされたリストの開始アドレスポインタが変えられることを条件に、一時中断されたパケット転送パラメータを他の場所でコピーし、その新しい位置から再送信することができる。パケット転送オプションフィールドのパケット転送ステータスピットは、パケット転送が一時中断されたことを表示するので、一時中断されたパラメータの全組は、その位置がどこであれ、再送信時にロードされる。一時中断されたパラメータの新しい開始アドレスは、偶数の128バイトの境界上で整列していなければならず、従って7つの最小位アドレスピットは、再送信すべき一時中断されているパケット転送に対し00000とならなければならない。

【0368】パケット転送一時中断エリアにセーブされ た最初の8つの64ビットダブルワードは、通常のパケ ット転送パラメータを示す。これらは、少数の例外を除 き、ユーザーによってプログラムされたパラメータと同 じである。最初の32ピットワードは、リンクされたリ スト上の次のエントリーのアドレスでなく、一時中断さ れたパケット転送の元のエントリーアドレスを含む。C カウントフィールドは、次元の定められた転送のための 現在のCカウントを含む。ガイド転送に対し、Cカウン トフィールドはガイドカウントとガイドテーブルポイン タフィールドを含み、ガイドテーブルポインタフィール ドはガイドテーブルポインタの現在位置を含む。更にパ ケット転送オプションフィールドはパラメータが一時中 断されたパケット転送を表示することを示すように変え られた、そのパケット転送ステータスフィールドを有す る。

【0369】一時中断エリアは通常のユーザーがプログ ラムしたパケット転送パラメータの他に8個の保留され た内部ステートのダブルワードも含む。これらワードは 一時中断されたパケット転送が再スタートされる際に自 動的にロードされるフィールドである。これらは一時中 断した際のパケット転送の次元内ステートに関する情報 を含む。これらの値は、これらが再送信される際に残さ れる場所で正確に一時中断されたパケット転送を正しく 開始できるようにセーブされる。16進数040で終了 するアドレスにおけるデータワードは、現在のソースA およびBのカウントを記憶する。これらはソースマシン 3200ACURRENTおよびBCURRENTから の16ビットの値である。Bのカウントはビット31~ 16に記憶され、Aのカウントはピット15~0に記憶 される。16進数044で終了するアドレスにおけるデ ータワードは、現在の宛て先AおよびBのカウントを記 憶する。これらは宛て先マシン340のAカウントおよ び B カウントレジスタからの 16 ピットの値である。 B のカウントはピット31~16に記憶され、Aのカウン トはピット15~0に記憶される。16進数048で終 了するアドレスにおけるデータワードは、現在のソース A開始アドレスまたは現在のガイドテーブルアドレスで ある。一時中断されたパケットサービスパラメータ内の 対応するPビットは、どのデータがここに記憶されたか を表示する。元のBのカウントがOに達するまでガイド テーブルのフェッチは行われないので、ガイドパケット 転送でもここにソースAの開始アドレスを記憶できるこ とに留意されたい。16進数04℃で終了するアドレス におけるデータワードは、現在の宛て先Aの開始アドレ スまたは現在のガイドテーブルフェッチ値であり、その **識別は一時中断されたパケットサービスパラメータの対** 応するPビットによって決定される。16進数050お よび056で終了するアドレスにおけるデータワード は、現在の宛て先Bの開始アドレスまたは対応するガイ ドテーブルフェッチ値である。

【0370】16進数058で終了するアドレスで開始する16ビットのダブルワードは、一時中断されたパケットサービスパラメータを記憶する。一時中断されたパケットサービスパラメータのフォーマットは図32はパケットサービスパラメータのフォーマットは図32に示されている。上部データワードのビット31における1は、アーブルからフェッチされたソースマシン320位を記憶する。これと異なり、これらレジスタは次元の値を記憶する。これと異なり、これらレジスタにがカイドテーブルからフェッチされたソースマシン320における1は、一時中断されたパラメコシン320のASTARTレジスタおよびBSTARTレジスタがガイドテーブルからフェッチされたソースマシン320のASTARTレジスタおよびBSTARTレジスタがあることを表示する。これらビットは一時中断さ

れたパケット転送がガイドソースまたは宛て先アドレス 指定を含んでいたことを、パケット転送オプションフィ ールドが表示している場合に意味があるにすぎない。こ れとは異なり、データは次元の定められた転送からのも のであると見なされる。

【0371】Eビット(上方データワードのビット29)は、一時中断されたパケット転送がオフチップからオフチップへのパケット転送であることを表示する。かかるオフチップからオフチップへのパケット転送は、リクエスト中のプロセッサのパラメータメモリ内のバッファを利用する。このEビットが1であれば、一時中断されたパケット転送はオフチップからオフチップへのパケット転送である。このEビットが0であれば、一時中断されたパケット転送は他の3つのタイプのうちの一つであり、リクエスト中のプロセッサのパラメータメモリは外部から外部へのバッファ化されたデータを記憶しない。

【0372】Sビット(上部データワードのビット28)は、パラメータメモリの外部間バッファがソースマシン320によってアクセスされているか、宛て先マシン340でアクセスされているかどうかを表示する。Eビットが1であって、リクエスト中のプロセッサのパラメータメモリ内の外部間でバッファ化されたデータの記憶を表示している場合にかぎり意味がある。Sビットが1である場合、ソースマシン320はパケット転送が一時中断されているときに、外部間バッファにアクセス中である。Sビットが0であれば宛て先コントローラは外部間バッファにアクセス中である。

【0373】上部データワードのピット20~16は、BUFPTRレジスタ414の値を記憶する。BUFPTRレジスタ414は、パラメータメモリの外部間バッファへのポインタである。このポインタを記憶すると、パラメータメモリの外部間バッファのステータスをリカバーすることにより、外部間パケット転送の再使用が可能となる。当然ながらこのフィールドは、一時中断パケット転送が外部間パケット転送である場合にのみ意味がある。

【0374】上部データワードのピット14~8は、BUFCOUNTレジスタ441の値を記憶する。このBUFCOUNTレジスタ441の値は、Sビットのステータスに基づいて解釈される。Sビットが1であって、パラメータメモリの外部間バッファのソースアドレス指定が一時中断していることが表示されると、BUFCOUNTレジスタ441はバッファ内に残っているバイト数を表示する。Sビットが0であり、パラメータメモリの外部間アドレスの宛て先アクセスの一時中断を表示している場合、BUFCOUNTレジスタ441はバッファ内に記憶されたバイト数を表示する。このフィールドは一時中断された外部間パケット転送にしか意味がない。上部データワードのビット3~0は、FCOUNT

である。これはパケット転送FIFOバッファ311に このとき保持されているデータのバイト数である。

【0375】一時中断されたパケットサービスパラメータの下部データワードは、2つのFIFOポインタを保持する。下部データワードのピット11~8は、FDPTRすなわち宛て先ポインタを記憶する。下部データワードのピット3~0は、FSPTRすなわちソースポインタを記憶する。これらポインタは、一時中断点における一時中断パケット転送の再開を可能にする。

【0376】16進数060で終了するアドレスで開始する4つのデータワードは、パケット転送FIFOバッファ311の内容を記憶している。パケット転送FIFOバッファ311を空にするかわりに、このデータを記憶することにより、より高い優先度のパケット転送を早期にスタートできる。将来、より大きなパッファを使用する場合に、このような大きなパケット転送用FIFOバッファ311の内容の記憶をサポートするために、16進数070で終了するアドレスで開始する4つのデータワードが保留されていることに留意されたい。

【0377】転送コントローラ80は、多数の標準的でないパケット転送アクセスモードをサポートする。これらにはブロックライト、シリアルレジスタ転送、トランスペアレンシーおよび周辺デバイス転送が含まれる。これら非標準的パケット転送アクセスモードは、パケット転送パラメータのパケット転送オプションフィールドによりイネーブルされる。

【0378】パケット転送パラメータのパケットアクセ スモードが010に等しいとき、このモードはプロック **書き込みパケットアクセスモードを可能にする。転送コ** ントローラ80は3つの異なるプロック書き込み機構、 すなわち8 x、3 x およびシミュレート機構をサポート する。システムハードウェアは、ブロックの書き込みが 開始する時間にプロック書き込み機構を決定する。これ によりソフトウェアはシステムが使用するプロック書き 込みのタイプがどのタイプであるかとは無関係に、また はこれをアドレス指定されたメモリがサポートするか否 かとは無関係に、ソフトウェアがプロック書き込みを利 用できるようにする。しかしながらプロック書き込みモ ードの各々は、64ビットのバスサイズおよび8ビット の値(1~8)に対してしかサポートされていない。ブ ロック書き込みのための宛て先スタートアドレスはオフ チップであり、64ビットに整列していなければならな い。すなわち最小位の6つのアドレスピットは0000 **00でなければならない。**

【0379】転送コントローラ80によって使用されるブロック書き込みモードは、外部回路によりマルチプロセッサ集積回路100のBS〔1:0〕ピンに入力された値によって選択される。好ましい実施例では、ブロック書き込みは64ビットのデータバスに対してのみサポートされているので、これらバスサイズ入力はブロック

書き込みおよび負荷カラーレジスタサイクル中にブロック書き込み選択として使用される。表23は、BS 〔1:0〕により選択されたブロック書き込みモードを示す。

【0380】 【表23】

BS [1:0]	ブロック書き込みモード
0 0	シミュレートされたモード
0 1	予約
1 0	4×
1 1	8×

表23

【0381】種々のVRAMサイズおよびアーキテクチャのために、多数の異なるプロック書き込み方法がある。以下の表記法は、種々のプロック書き込み方法;すなわちC×L×R(ここでCはカラーレジスタ当たりの列位置の数、Lはピットによるカラーレジスタの長さ、Rはカラーレジスタの数である)を示すのに使用されている。たいていの1MピットのVRAMは、256Kピット×7ピットデータアレイを有し、4×4×1のプロック書き込みをサポートしている。これらは1つの4ピットカラーレジスタを有し、各プロック書き込みサイクルは、4メモリアレイ平面での4つの隣接する列位置へのカラーレジスタの書き込みを制御している。

【0382】8×(倍の)プロック書き込みは、位置当たり8ピットに、アクセス当たり8つの行位置を(すなわち8×8×1または8×8×2)書き込みできるVRAMと共に使用するようになっている。ソースデータの各ピットは、データバスD[63:0]上の1ピットに出力され、このサイクルでアクセスされる64個の列のうちの1つに対する8ピットVRAMカラーレジスタの書き込みをイネープルしたりディスエーブルしたりする。各列は各VRAM内の8つのメモリアレイ平面の各々における列位置を表示している。従って1回のアクセスで64までのバイトのカラーレジスタデータを書き込みできる。

【0383】8×プロック書き込みをサポートするビデオRAMは、プロック書き込みサイクル中に最小位の3つの列のアドレスを無視する。従って、データバスは64ピット(8パイト幅)であるので、プロック書き込みサイクルは常に64パイトの境界上で開始する。64パイトに整列されていない宛て先アドレスに対し、転送コントローラ80はソースピットを整列し、書き込みされていない64パイトのアクセス内の位置に対して喪失した0を発生する。次に転送コントローラ80は、ビットがデータバス上のVRAMの各々内の適当な列位置をアドレス指定するように、ビットを再マップ化する。

【0384】図34は、小エンディアンモードにおける

8 Xブロック書き込みのためのデータ再マップ化プロセ スを示す。最初の8つのソースピットは宛て先のうちの 最初の8パイトを制御する。これらパイトは実際は、ア クセスされている8個の8平面VRAMアレイの各々に おける最小位の列位置である。最小位パイトはブロック 書き込み中にVRAMのD0入力(および16ビットV RAMのためのD8入力)によって制御されるので、ソ ースピット0~7はデータバスのそれぞれのピット0、 8、16、24、32、40、48および56にマップ 化され、これらは、アクセスされたVRAMのDO入力 (16 ビットデバイスのためのDOおよびD8入力)を 表示する。ソースピットの残りは同様にマップ化され る。転送コントローラ80は、大エンディアン8×プロ ック書き込みのための同様なマッピングを行う。大エン ディアンモードではソース画像のうちの最小位ピットは 左側の最大ビットであり、最高位ビットは右側の最大ビ ットである。マッピング機構は小エンディアンモードの ために使用されているものと同じであるので、ソースビ ット0~7はそれぞれピット63、55、47、39、 31、23、15および7にマップ化されている。これ らピットはVRAMアレイ内でアクセスされている最小 位列位置を表示する。これらパイトは、VRAMのDO 入力(16ピットデバイスのためのD0およびD8入 力) によって制御されているので、プロック書き込みが 正しく作動できるように、逆の順にVRAMに接続しな ければならない。

【0385】データは逆の順に書き込みされ、読み出されるので、データバスを逆の順に接続しても通常の読み出しおよび書き込みに影響しない。VRAMのシリアルポートの内外にシフトされるビットは、逆の順となることをユーザーは認識しなければならない。このようにするには、適当なオペレーションを保証するため、出力デバイスまたは入力デバイスを接続する際にシリアルデータバスの順を反転しなければならないことがある。

【0386】4×プロック書き込みモードは、アクセス 当たり4列の位置、すなわち位置当たり4または8ビッ **トのいずれかで、4×4×1、4×4×4、4×8×** 1、4×8×2を書き込みできるVRAMと共に使用す るように設計されている。4×4のプロック書き込みの 場合、ソースデータの各ピットは、データバスD [6] 3:0]上の2ピットに出力され、このサイクルでアク セスされる64列のうちの2つに対する4ピットVRA Mカラーレジスタのうちの2つの書き込みをイネーブル またはディスエーブルする。各列はアレイのうちの4つ の平面上の列位置を表示する。各カラーレジスタは4ビ ット幅しかないので、8ピットのピクセルを表示するの に2つのレジスタが必要である。従って各ソースピット は8ピットの書き込みが生じるように、隣接するニブル に書き込む2つのカラーレジスタを制御しなければなら ない。これにより1回のアクセスでカラーレジスタデー

タのうちの32バイトまでを書き込みできる。

【0387】4×ブロック書き込みをサポートするVRAMは、ブロック書き込みサイクル中に最小位の2つの列アドレスを無視する。従ってブロック書き込みは常に32バイト境界上で始まる。8×ブロック書き込みと同じように、転送コントローラ80は32パイトブロック内の宛て先開始アドレスのダブルワードによって指定されたデータにソースデータを整列し、書き込まれていないダブルワードに対し、喪失した0を満たす。

【0388】図35は、小エンディアンモードにおける 4×ブロック書き込みのためのデータ再マップ化プロセスを示す。最初の8つのソースピットは宛て先の最初の8つのバイトを制御する。しかしながら4×4ブロック書き込みでは、各データ入力では4ピットしか書き込みしないので、完全なバイトを書き込みするように2つのデータバスピンに各ソースピットをマップ化しなければならない。従ってソースピット0~7はピット0と4、8と12、16と20、24と28、32と36、40と44、48と52ならびに56と60にそれぞれマップ化される。

【0389】4×8×1または4×8×2のプロック書 き込みの場合、VRAMカラーレジスタは8ピット幅で ある。しかしながら書き込むべきパイトを選択するの に、VRAMの8個のデータ入力のうちの4つしか使用 しない。従ってデータバスのうちの半分は使用せず、1 回のアクセスで32バイトしか書き込みできない。しか しながら、D [63:0]上に実際に入力されるデータ は同じであり、VRAMは他のどのニブルも無視するだ けであることに留意されたい。大エンディアンモードで は、ソースビット0~7は外部データバスのうちのビッ \63\259\55\251\47\243\39\235\ 31と27、23と19、15と11ならびに7と3に マップ化される。8×大エンディアンプロック書き込み と同じように、正しいオペレーションを保証するように VRAMにデータパスを逆の順序で接続しなければなら ない。

【0390】プロック書き込みをサポートしないメモリデバイスに対し、転送コントローラ80はシミュレートされたプロック書き込みモードを提供する。このモードでは、データバス上にパケット転送パラメータ内に含まれていた64ビットのカラーレジスタ値が出力され、サイクル中にアドレス指定される8パイトのうちの1つをイネーブルまたはディスエーブルするよう、CAS'列アドレスストローブピンを制御することにより、各ソースデータビットはバイト選択信号として機能する。従ってプロック書き込みは実質的にはカラーレジスタ値がフィル値となるような、値でフィルするタイプの転送に変換される。次に、宛て先アクセスは、ソースデータによって指定されるように、あるパイトへの書き込みをディスエーブルする通常のページモードの64ビットの書き

込みサイクルとなる。

【0391】4×および8×ブロック書き込みサイクル を実行する前に、VRAMのカラーレジスタに正しい値 をロードしなければならない。転送コントローラ80は パケット転送パラメータに含まれるカラーレジスタ値を 使用するロードカラーレジスタLCRサイクルを実行す ることによりこれを行う。ブロック書き込みパケット転 送は、より高い優先度のリクエスト、例えばVRAMカ ラーレジスタを変え得るホストアクセスまたは他のプロ ック書き込みパケット転送によってインタラプトできる ので、プロック書き込みパケット転送が再開するときは いつも、ロードカラーレジスタサイクルも実行しなけれ ばならない。従って4×または8×ブロック書き込みパ ケット転送が始まるとき、一時中断からプロック書き込 みパケット転送が再開するとき、ホストが画像システム バスを使用し、これを戻した後ブロック書き込みパケッ ト転送が続くときはいつも、ロードカラーレジスタが始 まる。アクセスされているメモリがシミュレートされた ブロック書き込みを必要とする場合には、ロードカラー レジスタサイクルは実行されない。

【0392】一旦カラーラッチがロードされると、上記条件のうちの1つが発生しなければ、別のロードカラーレジスタサイクルを実行することはない。例えば8×モードでブロック書き込みが開始し、次にシミュレートされたモードと8×モードが交互に変わると、8×モードとなるたびにロードカラーレジスタが繰り返されることはない。

【0393】プロック書き込みパケット転送のための事 象シーケンスは次のとおりである。転送コントローラ8 0は、実行すべきロードカラーレジスタステータスコー ドおよび第1プロック書き込みのアドレスを出力する。 次に転送コントローラ80は、BS〔1:0〕ピンに入 力された値を読み出す。BS〔1:0〕が10または1 1に等しければ、パケット転送パラメータ内に含まれる 64ピットのカラーレジスタ値も用いてロードカラーレ ジスタサイクルを完了する。この後に、4×または8× ブロックサイクルを発生してパケット転送を完了する。 一方、BS〔1:0〕が00であれば、ロードカラーレ ジスタサイクルはデータとしてパケット転送パラメータ 内に含まれる64ピットのカラーレジスタ値およびパイ ト選択信号としてソースデータビットを用いる通常のペ ージモードの書き込みとなる。ページ変更またはより高 い優先度のサイクルからのインタラプトのために、新し い行アクセスが開始された場合、実行すべきロードカラ ーレジスタのステータスコードおよび次のブロック書き 込みのアドレスを出力する工程を、次の宛て先アドレス に対して繰り返す。

【0394】ロードカラーレジスタサイクルが一旦実行されると、次のようにシーケンスが続く。転送コントローラ80がブロック書き込みステータスコードおよび実

行すべき次のブロック書き込みのアドレスを出力する。 BS [1:0] が10または11である場合、ソースデータピットを用いてブロック書き込みページモードサイクルが完了される。新しい行アクセスが開始されるときなりである。一くであれば、ガロック書き込みのアドレスを出力するステップが次のブロック書き込みサイクルはパケット転送内にで使用し、プロック書き込みサイクルはパケットを送内にで使用し、グロック書き込みサイクルはパケットをとして使用すると、ブロック書き込みステータスコードおよび実行すべき次のブロック書き込みのアドレスを出力するステップが次の宛て先アドレスに対して繰り返される。

【0395】転送コントローラ80は実際の4×または8×プロック書き込みを常に実行するように試みる。従ってシミュレートされたプロック書き込みモード中に生じる通常の書き込みサイクルは、常にロードカラーレジスタまたはプロック書き込みステータスコードを有する。

【0397】メモリからレジスタへの転送である読み出し転送を実行するためのアドレスを発生するのにソースパラメータが使用され、レジスタからメモリへの転送である書き込み転送を実行するのに宛て先メモリが使用される。

【0398】ソースおよび宛て先の双方によって実行される各アクセスは、1回の行アクセスである。転送コントローラ80を介するデータの転送は行われないので、宛て先アクセス前にすべてのソースアクセスが実行される。各ソースアクセスはVRAMの行をVRAMシフトレジスタ内に転送させる。実際にはソースパラメータは通常整列したアドレス、1のAカウント、0のBカウントおよび0のCカウントでセットアップされる。従って1回の転送しか実行されない。読み出し転送に対してはすべての反転CASラインはアクティブであるので、ソースパスサイズ以下のAカウントをセッティングする結果、1回の転送が行われる。従ってほとんどの状況に対

して1のソースAカウントが理想的である。

【0399】各宛て先アクセスは、VRAMシフトレジスタのデータをVRAMメモリアレイの行内に転送させる。通常、各宛て先アクセスは次の逐次行アドレスに対する整列された転送となっている。これは、整列された開始アドレス、1のAカウント、行数-1のBカウントおよびVRAM行アドレスピッチに等しいBピッチで宛て先パラメータをセットアップすることによって行われる。書き込み転送中、すべての反転CASラインが附勢されるので、宛て先パスサイズ以下のAカウントをセットする結果、ライン当たり1回の転送が行われる。従って1の宛て先Aカウントはほとんどの状況に対して理想的である。

【0400】シフトレジスタ転送パケット転送は、VRAMシフトレジスタの内容を変え得る優先度のより高いリクエストによりインタラプトされ得るので、VRAMシフトレジスタが損なわれる可能性がある場合はいつも、読み出し転送サイクルを実行する必要がある。従って、シフトレジスタ転送パケット転送が開始するとき、シフトレジスタ転送パケット転送が一時中断された後に再開するとき、更にホストが使用され、画像システムバスに復帰した後にシフトレジスタ転送パケット転送ノソスなもはいつも、シフトレジスタ転送パケット転送ノソースオペレーション、すなわち読み出し転送が行われる。

【0401】図37にシリアルレジスタ転送パケット転送の簡単な例が示されている。行0は所望のパターンにセットされているものとする。パケット転送はこのパターンは行2、4、6、8および10にコピーし、ストライプ状効果を発生するためのものである。

【0402】パケット転送オプションフィールド内のパ ケット転送アクセスモードピットを、1XXにセットす ることにより、トランスペアレンシーモードをイネーブ ルする。トランスペアレンシーモードのうちの1つを指 定することによりソース上でのトランスペアレンシーオ ペレーションがイネーブルされる。ソースデータはパケ ット転送パラメータ内に指定された64ピットのトラン スペアレンシーモード値と比較される。トランスペアレ ンシーは8、16、32または64ピットデータサイズ として指定できる。1回の64ピットの比較、2回の3 2ピットの比較、4回の64ピットの比較または8回の 8 ビットの比較を行う。比較の結果が真であれば、トラ ンスペアレンシーおよびバイト書き込み回路353(図 38に示される)が対応するパイトストロープをディス エーブルし、宛て先パイトの書き込みを防止する。トラ ンスペアレンシーはオフチップの宛て先にしかサポート されていない。オンチップの宛て先に対するトランスペ アレンシーを指定すると、エラー条件によりパケット転 送が一時中断される。

【0403】ソースデータが宛て先および外部バスサイ

ズに整列された後、トランスペアレンシーおよびバイト 書き込み回路353(図38に示されている)によりトランスペアレンシー検出が行われる。バスサイズが64 ピット未満であっても、データのうちのすべての8パイトがトランスペアレンシー値の対応する8バイトと比較される。8回の比較は、トランスペアレンシーデータサイズに従ってグループ分けされる。グループ内の比較されるバイトがすべて一致すると、そのグループに関連するバイトストロープCAS、信号がディスエーブルされ、そのグループ内のバイトのいずれかへの書き込みが防止される。

【0404】図37a、37b、37cおよび37d は、それぞれ64ビット、32ビット、16ビットおよ び8ピットのトランスペアレンシーデータサイズに対し てどのように比較を行うかを示している。 & 記号はグル ープを形成するのに、どのバイトの比較をAND演算す るかを示している。図37aが示すように、64ピット のトランスペアレンシーサイズは1回の64ビットの比 較を行う。ソースデータおよびトランスペアレンシー値 が等しければCAS'ストロープのすべてがディスエー ブルされる。それ以外の場合、8バイトのすべてが書き 込まれる。図37bは、32ピットのトランスペアレン シーサイズで2回の32ピットの比較が行われ、それぞ れCAS' [7:4] およびCAS' [3:0] を制御 することを示している。図37cは、16ピットのトラ ンスペアレンシーサイズにおいて、4回の16ビットの 比較が行われ、それぞれCAS' [7:6]、CAS' [5:4]、CAS'[3:2] およびCAS'[1: 0) を制御することを示している。 図37 d は8 ピット のトランスペアレンシーサイズにて8回の8ピットの比 較を別々に行い、CAS' [7]、CAS' [6]、C AS' [5] CAS' [4] CAS' [3] CA S' (2), CAS' (3:2), CAS' (1:0) を制御することを示している。CAS' [7:0] スト ロープは、オペレーションのエンディアンにかかわら ず、データバス上の同一ビットにより常時識別される。 【0405】外部パスへの整列後、トランスペアレンシ 一の比較が行われる。従って外部パスサイズが32ビッ トであれば、64ピットのトランスペアレンシーモード が選択されていても、データは常にトランスペアレンシ 一値のうちのピット31~0 (大エンディアンモードで はピット63~32)と比較される。このトランスペア レンシー機構は整数の比較グループに分割できる現在の バスサイズで作動するようになっている。従ってバスサ イズは常にトランスペアレンシーサイズ以上でなければ ならない。

【0406】図38は、宛て先マルチプレクサおよび整列ロジック350の一部である、トランスペアレンシーおよびバイト書き込みロジック353の構造を示す。トランスペアレンシーレジスタ601は、パケット転送パ

ラメータからの64ビットのトランスペアレンシー値を 記憶する。一連の8ピットのコンパレータ611、61 2、613、614、615、616、617および6 18は、トランスペアレンシーレジスタ601内に記憶 されたトランスペアレンシー値のバイトの個々のビット と、宛て先マルチプレクサ351からの整列された宛て **先データのバイトの対応するピットとを比較する。各コ** ンパレータ611、612、613、614、615、 616、617、618は、対応するピットが同じであ るかどうかを表示するバイトの等しい信号を発生する。 ハーフワードANDゲート621、622、623およ び624の一組は、パイト0と1、パイト2と3、パイ ト4と5、並びにパイト6と7に対する対応するハーフ ワードの等しい信号をそれぞれ形成する。2つのワード ANDゲート631および632は、ハーフワードAN Dゲート621、622、623および624に接続さ れており、バイト0~3およびバイト4~7に対する対 応するワードの等しい信号を形成する。最後に、ダブル ワードのANDゲート641はワードゲート631およ び632に接続されており、すべての64ピットに対す るダブルワードの等しい信号を形成する。

【0407】マルチプレクサ645は8個のバイトの等 しい信号、4つのハーフワードの等しい信号、2つのワ ードの等しい信号およびダブルワードの等しい信号を受 ける。このマルチプレクサ645はパケット転送オプシ ョンフィールドのパケット転送アクセスモードのピット 17~16に従って選択されたトランスペアレンシーサ イズの表示も受ける。これらピットは表19に示される ようにコード化されている。マルチプレクサ645の出 カバイト書き込みストローブは、それぞれの入力および トランスペアレンシーサイズに基づき、反転CAS信号 を実際に発生する。8ピットのトランスペアレンシーサ イズが選択される場合、バイトの等しい信号がそれぞれ のバイト書き込みストローブを制御する。トランスペア レンシーカラー値と、対応するデータバイトが等しいこ との表示は、バイト書き込みストロープを禁止する。従 ってメモリにはデータは書き込まれない。16ピットの トランスペアレンシーサイズが選択されると、各ハーフ ワードの等しい信号は2つの対応するバイト書き込みス トロープを制御し、よって、各ハーフワードの等しい信 号は2パイトの書き込みストロープを制御する。32ピ ットのトランスペアレンシーサイズが制御されると、各 ワードの等しい信号は4つの対応するパイト書き込みス トロープを制御する。64ビットのトランスペアレンシ ーサイズが選択されると、8つのバイト書き込みストロ ープのすべてがダブルワードの等しい信号によって制御 される。従って、選択されたトランスペアレンシーサイ ズに基づき、トランスペアレンシーサイズに等しいデー タ部分とトランスペアレンシーカラー値との同一性によ り、データの宛て先への書き込みがアポートされる。こ

の機能は多くのグラフィックアプリケーションで極めて 有効である。

【0408】パケット転送オプションのパケットアクセスモードが001に等しいときに、周辺デバイスモードが選択されると、周辺デバイス転送が実行される。このモードは周辺デバイスが転送コントローラ80のメモリコントローラを活用し、マルチプロセッサ集積回路100の外部のメモリとの間における読み出しまたは書き込みを可能にする。周辺デバイス転送が行われると、にライブするが、データを読み出したり、ドライブけるが、データを読み出したり、ドライブけるが、データを読み出したり、ドライブは、アータの書き込みまたは読み出しを可能にする。周辺転送の読み出しまたは書き込み方向は、パケット転送パラメータをプログラムする方法により決定される。

【0409】メモリから周辺デバイスへの読み出しを行う周辺読み出し転送は、周辺デバイスが必要とするメモリデータにアクセスするよう、パケット転送のソースパラメータをプログラムすることによって発生される。ソースアクセスモードは、次元の定められた転送またはガイド転送のいずれかにできるが、値でフィルする転送にはできない。宛て先転送は宛て先転送モードを000フィールドにセットし、宛て先Aカウントを0にセットすることによりディスエーブルしなければならない。

【0410】周辺デバイスからメモリへの書き込みを行う周辺書き込み転送は、周辺デバイスが書き込みを必要とするメモリエリアにアクセスするよう、宛て先パラメータをプログラムすることによって発生される。宛て先アクセスモードは次元の定められた転送またはガイド転送のいずれかにできる。ソース転送はソース転送モードを000にセットし、ソースAカウントを0にセットすることによりディスエーブルしなければならない。バイトの宛て先番号がバイトのソース番号を越えたとしても、この例ではパケット転送エラーは生じない。

【0411】周辺デバイスパケット転送リクエストは、任意の優先度のプロセッサにより送信でき、通常の優先度決定方法を用いてサービスされる。しかしながら通常のオペレーションはデータの読み出し、書き込みを通常でいる。このような開始は、外部インタラプトを用いるとによって行われる。周辺デバイスがサービスを必ちているによって行われる。周辺デバイスがサービスを必ちている時間ではマルチプロセッサ集積回路100の外部のインタラプトできる。マスタプロセッサ60をインタラプトできる。マスタプロセッサ60は次に、インタラプトできる。マスタプロセッサ60は次に、インタラプトがディスエーブルされれば、ファバイスパケット転送を送ることにより、デジタルの転送は緊急優先度を送ることにより、デジタルのキノグラフィックプロセッサ71、72、73、74のキ

ャッシュリクエストよりも高い優先度を与えることがで きる。

【0412】周辺デバイスがマスタプロセッサ60を一 且インタラプトすると、周辺デパイスは転送コントロー ラ80がデータの読み出し、書き込みをできる前に、パ ケット転送を開始するまで待機しなければならない。周 辺デバイスの転送の開始は、行時間におけるステータス 〔4:0〕上に出力される特別サイクルタイプのコード によって信号が送られる。読み出しに対しては値001 00が使用され、書き込みに対しては値00101が使 用される。周辺デバイス転送の開始点および終了点は、 常にLASTPAGEレジスタ360を無効にし、行ア クセスを強制的に行わせる。周辺デバイスはデータ転送 をいつ行うかを決定するよう、STATUS [4:0] をモニタしなければならない。転送コントローラ80に より発生されるメモリサイクルのパスサイズのタイプ、 列タイミング等は、サイクルの開始点におけるメモリ職 別入力パスサイズ選択BS〔1:0〕、列タイミング選 択CT〔1:0〕等によって選択されるものに対応す る。次に周辺デバイスは、CAS' [7:0]、CLK OUT等を用いる、その後の列アクセスにそのデータ転 送を同期化できる。

【0413】メモリのアドレス指定はパケット転送パラメータによって行われるので、転送周辺デバイスでは転送コントローラ80によってアクセスされる順で、データを送受信するように準備が整っていなければならない。周辺デバイスは転送コントローラ80の転送レートに合致したり、転送を低速にするよう、待機ステートを挿入できるようになっていなければならない。

【0414】周辺デバイスは転送のために画像システムバスを使用しているので、周辺デバイス転送が開始するまでバスをドライブしてはならない。これは周辺デバイスとマルチプロセッサ集積回路100のデータバスとの間にトランシーバを置き、周辺デバイス転送中にこれらをイネーブルするだけで達成できる。マルチプロセッサ集積回路100は転送中にそのデータバスを高インピーダンスとし、外部トランシーバが設けられていれば、これをディスエーブルするよう、反転DBENをハイレベルで非アクティブとなるようにドライブする。

【0415】転送コントローラ80は、大エンディアンフォーマットまたは小エンディアンフォーマットのいずれかでデータにアクセスできる。このエンディアンモードは、バイトをアクセスする方法を選択する。小エンディアンフォーマットではバイト0はワード内の最も右側のバイトであり、その後に続くバイトは左に向かって番号がつけられる。大エンディアンフォーマットではバイト0はワード内の最も左側のバイトであり、その後に続くバイト2は右側に番号がつけられる。

【0416】アドレスの最小位の3ピットおよび転送すべきバイト数は、有効データバイトの位置を決定する。

表24aおよび24bは、小エンディアンモードで64 *ことを示す。 ビットバス転送のためのバイト位置を示す。表24aお 【0417】 よび24bではVは有効バイト位置を示し、0は無効バ 【表24】 イトを示す。点線はそのオペレーションを実行できない*

8つの最小位 のアドレス	3 2 2 2 11 (6	パイト	数	
ピット	11847	2パイト	8171	4パイト
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 1	0000000 0000000 0000000 0000000 0000000	000000VV 000000VV 00000VV 00000VV 000000	00000VVV 0000VVV0 000VVV00 00VVV0000 0VVV00000	0000VVVV 000VVVV0 000VVVV0 000VVVV

表 2 4 a

3 つの最小位 のアドレス				
ピット	5パイト	6×47 F	7パイト	8141
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 1 0 1 1 1	000VVVV 00VVVV00 0VVVV000 	00VVVVV 0VVVVV00 	00000000 	

表24b

8つの最小位 のアドレス	パイト数			
ピット	1パイト	2141 }	3147 }	41447
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 1	0000000 0000000 0000000 0000000 0000000	000000AA 00000AA0 0000AA00 000AA00 000AA00 000AA00 00000A0	VVV00000 00VVV00 000VVV0 0000VVV	 0000VVVV 000VVVV 000VVVV 000VVVV 000VVVV 0000VVVV

券25 a

8つの最小位 のアドレス	パイト数			
ピット	5パイト	8パイト	71841	8 ኦና ተ
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1	000VVVV0 000VVVVV0 000VVVVV	**************************************	**************************************	**************************************
110				

费25b

【0420】外部バスが32ビットに制限されているとき、データの転送にはバスのうちの最小位の4バイトしか使用しない。このことは、小エンディアン転送ではD

[31:0] が使用され、大エンディアン転送に対してはD[63:32] が使用されることを意味している。 表26には、小エンディアンのためのアドレスの最小位 の2ビットに基づくバイト位置が示されている。Xは無 * 【0421】 視する64ビットバスのバイトを表示し、点線は実行で 【表26】 きない転送を示している。 *

2つの最小位			パイト	数	
	のアドレス ピット	1847	2111	814	4124
•	0 0	V000XXXX	VV00XXXX	XXXXX	XXXXXXXX
	0 1	0A00XXXX	0VV0XXXX	0VVVXXXX	
	1 0	OOVOXXXX	XXXXVV00		
	1 1	DOOVXXXX			

表26

【0422】 表27には、大エンディアンのためのアド ※【0423】 レスの最小位の2ビットに基づくバイト位置が示されて 【表27】 いる。 ※

2つの最小位	パイト数			
のアドレス ビット	1141	2パイト	8241	41517
0 0 0 1 1 0	XXXXV000 XXXX0V00	XXXXVVV0 XXXXVVVV	0VVVXXXX VVV0XXXX	VVVVXXXX
ii	VOOOXXXX	VVUUAAAA		

表27

【0424】外部バスが16ビットに制限されていると、データの転送のために小エンディアンのための最小位の2バイトD〔15:0〕または大エンディアンのためのD〔63:48〕が使用される。表28は、アドレスの最小位バイトに基づく小エンディアンモードのためのバイト位置を示す。

【0425】 【表28】

最小位の アドレス ピット	パイト数 1パイト 2パイト		
0	XXXXXX0V	XXXXXXVV	

表28

【0426】 表29は、アドレスの最小位ピットに基づく小エンディアンモードのためのパイト位置を示す。 【0427】

【表29】

最小位の	パイ	ト数
アドレス ピット	1147	2パイト
0	V0XXXXXXX	VVXXXXXX

表29

【0428】外部バスが8ビット用に構成されているとき、データ転送のために小エンディアン用の最小位のバイトD〔7:0〕または大エンディアン用D〔63:5

6〕だけが使用される。

【0429】内部クロスパー上で32ビットの外部データを転送する際、転送コントローラ80は表24a、24b、25aおよび25bからの1パイト、2パイト、3パイトおよび4パイトのパイト位置を用いて、通常64ビットのアクセスを実行する。内部クロスパー上で16ビットの外部データを転送する際、転送コントローラ80は表24a、24b、25aおよび25bからの1パイトおよび2パイトのパイト位置を用いて、通常の64ビットアクセスを実行する。

【0430】反転UTIME入力を用いてリセット時にマルチプロセッサ集積回路100のエンディアンモードが選択される。マルチプロセッサ集積回路100反転リセット入力上の立ち上がりエッジの前のクロックサイクルにおけるUTIME'の値をサンプリングし、合致する。UTIME'がリセットの終了時に低レベル(0)にサンプリングされた場合、マルチプロセッサ集積回路100は次のハードウェアのリセットが生じるまで、大エンディアンモードで作動する。UTIME'が高レベル(1)でサンプリングされると、マルチプロセッサ集積回路100は小エンディアンモードで作動する。

【0431】パケット転送パラメータはこれまで述べたように、ワード (32ビット) レベルのみにおいて、エンディアンと独立している。転送コントローラ80はパケット転送パラメータをダブルワード (64ビット) 転送として常にフェッチし、記憶する。転送コントローラ80は選択されたエンディアンに従って32ビットのワードをスワップする。ワード内の16ビットの量、例えばAカウントおよびBカウントは、これら値を含むフィ

ールドが単一の32ビットの量とみなされるので、エンディアンに従ってスワップされることはない。同様に、64ビットのトランスペアレンシーワードおよび64ビットのカラーレジスタ値のフィールドは、常に単一の64ビット量として取り扱われ、そのバイトはエンディアンに従ってスワップされることはない。

【0432】ローカルメモリの読み出しおよび書き込み サイクルは、メモリとプロセッサ集積回路100との間 でデータとインストラクションとを転送するのに使用さ れる。これらサイクルはパケット転送、キャッシュリク エストまたは転送コントローラ80に対するダイレクト 外部アクセスリクエストの結果として生じ得る。読み出 しサイクルはデータをメモリからマルチプロセッサ集積 回路100へ転送する。転送コントローラ80はこのサ イクルの開始点でSTATUS [4:0] 上に0000 0を出力し、読み出しが行われていることを表示する。 サイクル中WE'は高レベルで非アクティブに保持さ れ、TRG'はRAS'の降下後に低レベルにドライブ され、メモリ出力ドライバをイネーブルし、DDIN' はデータトランシーバがマルチプロセッサ集積回路10 0の内部をドライブするように、このサイクル中に低レ ベルでアクティブとなる。転送コントローラ80はD [63:0]をメモリから駆動できるように高インピー ダンスにスイッチングし、適当な熱ステートの間に入力 データをラッチする。転送コントローラ80は常に64 ピットのダブルワードを読み出し、次に適当なデータバ イトとを抽出し、整列する。従って64ピット未満のパ スサイズに対して、無効バイトを放棄する。

【0433】図39は、高品位テレビシステムにおける、本発明に係わるマルチプロセッサ集積回路100の使用法を示す。図39は、高品位テレビ信号の3つのゾースを示している。これら信号としては、放送テレビ信号、コンパクトディスクのリードオンリーメモリ信号およびケーブルテレビ信号がある。

【0434】アンテナ801は高品位テレビ信号を含む 放送用無線周波数信号を受信し、テレビチューナー802は特定の無線周波数信号を選択する同調受信機と、無 線周波数信号上にエンコードされた画像データを抽出する複合器と、アナログ/デジタルコンバータを含む。従ってテレビチューナー802は、高品位テレビ画像に対 応するデジタル信号を発生する。これらデジタル信号は バッファ803に一時的に記憶されるようになっている。

【0435】コンパクトディスクリードオンリーメモリ (CDROM) プレーヤー811は、コンパクトディスク上に永久記録されたデータを読み出す。これらデータは、所望の高品位テレビプログラムに対応した画像データを含む。コンパクトディスクリードオンリーメモリプレーヤー811は、コンパクトディスクから読み出したデジタルデータを一時記憶のためバッファ812へ供給

する。バッファ812は、画像システムバスにも接続されている。

【0436】ケーブルシステムボックス821は、ケー ブルシステムに双方向に接続する。このような双方向の 接続によりケーブルシステムからユーザーに髙品位テレ ビ信号の送信を行い、更にユーザーからケーブルシステ ムヘリクエスト、質問等の送信を行うことができるよう になっている。ケーブルシステムはユーザーへのデジタ ル送信を利用したり、上記無線周波数放送に類似する無 線周波数送信を利用したりできる。ケーブルシステムボ ックス821は、デジタル画像データを一時記憶できる よう、バッファ822に供給するための必要な変換回路 を含む。ここでパッファ822画像システムパスにも接 続されていることに留意されたい。高品位テレビは送信 モードに拘わらずデータ圧縮フォーマットで送信する可 能性がかなり高い。マイクロプロセッサ集積回路100 は、圧縮されたデータを受信し、このデータを個々のテ レビフレームにデコンプレス(圧縮解凍)し、フレーム データをビデオランダムアクセスメモリ6に供給するよ うにプログラムされている。先に述べたように、このデ ータはビデオランダムアクセスメモリ6からリコールさ れ、ビデオパレット7へ供給される。ビデオパレット7 は、適当なビデオ信号を発生し、ビデオディスプレイ8 をドライブする。画像データをディスプレイに供給する 際に、画像データをデコンプレスする方法は、マイクロ プロセッサ集積回路100内および画像システムパスに 沿った多数のデータ移動を伴う。転送コントローラ80 はマスタプロセッサ60およびデジタル画像/グラフィ .ックプロセッサ71、72、73および74からのパケ ット転送用リクエストに応答し、このデータ移動を制御 し、更にメモリリフレッシュのような他の画像システム バスの使用と、このデータ移動とを調和させる。

【0437】図40は、本発明の別のシステムの実施例 を示す。図40では、マルチプロセッサの集積回路10 1はマスタプロセッサ60と単一のデジタル画像/グラ フィックプロセッサ71を含む。マルチプロセッサ集積 回路101はマルチプロセッサ集積回路100よりも狭 いシリコン基板面積しか必要としないので、より安価に 製造できる。マルチプロセッサ集積回路101は、マル チプロセッサ集積回路100の製造に対して先に述べた 技術と同じ技術を用いて製造される。各デジタル画像/ グラフィックプロセッサの幅は、対応するメモリおよび クロスパー50の関連する部分の幅と一致するので、マ ルチプロセッサ集積回路100をデジタル画像/グラフ イックプロセッサ71と72との間でカットし、マルチ プロセッサ集積回路101を得ることができる。4つの デジタル画像/グラフィックプロセッサの処理容量が不 要の場合には、アプリケーションのためマルチプロセッ サ集積回路101を用いることができる。

【0438】図42では、マルチプロセッサ集積回路1

01がカラーファクシミリ装置の一部として示されてい る。モデム1301は送受信のための電話回線に双方に 結合されている。モデム1301は、バッファ1302 とも通信し、このパッファは画像システムパスに更に結 合されている。モデム1301は電話回線を介してファ クシミリ信号を受信し、モデム1301はこれら信号を 復調し、復調信号は次にパッファ1302に一時的に記 憶される。転送コントローラ80はデジタル画像/グラ フィックプロセッサ71によって処理できるよう、デー タメモリ22、23、24ヘデータを転送することによ り、パッファ1302にサービスする。デジタル画像/ グラフィックプロセッサ71が、入進データの前に位置 づけることができない場合、転送するコントローラ80 はこのデータを場合1302からメモリ9へ転送するこ ともできる。デジタル画像/グラフィックプロセッサ7 1は入進ファクシミリの画像データを処理する。この処 理では、画像デコンプレッション、ノイズ低減、誤り訂 正、カラーベース補正等を行ってもよい。一旦処理した 場合、転送コントローラ80は画像データをデータメモ リ22、23、24からピデオランダムアクセスメモリ (VRAM) 1303へ転送する。プリンタコントロー ラ1304は、フレームコントローラ90の制御によ り、画像データをリコールし、これをカラープリンタ1 305へ供給し、このプリンタはハードコピーを作成す

【0439】図40の装置はカラーファクシミリを送る こともできる。撮像デバイス3はソース原画をスキャン する。撮像デバイス3はフレームコントローラ90の制 御により作動している画像キャプチャコントローラ4 へ、生の画像データを供給する。この画像データは、ビ デオランダムアクセスメモリ1303に記憶される。図 40に示された実施例は、別個のビデオランダムアクセ スメモリを利用している図1の実施例と対照的に、画像 キャプチャと画像ディスプレイの双方のためにビデオラ ンダムアクセスメモリ1303を共用している。転送コ ントローラ80は、この画像データをデータメモリ2 2、23、24へ転送する。次にデジタル画像/グラフ ィックプロセッサ71は、データ圧縮、誤り訂正冗長 性、カラーベース補正等のために画像データを処理す る。この処理されたデータはファクシミリ転送をサポー トするのに必要なように、転送コントローラ80によっ てパッファ1303へ転送される。転送コントローラ8 0は相対的データレートに応じてバッファ1302への 転送前に一時的にメモリ9にデータを記憶する。 バッフ ア1302内のこの画像データは、モデム1301によ り変調され、電話回線を通して送信される。

【0440】撮像デバイスとカラープリンタとが同じシステム内に設けられているので、このシステムはカラー 複写機としても作動できることに留意されたい。この場合、データ圧縮とデコンプレッションは不要である。し かしながらノイズ低減およびカラーベース補正のためには、まだデジタル画像/グラフィックプロセッサ?1が 有効である。コピーが原画と異なるカラーを有するように、色を注意深くずらすように、デジタル画像/グラフィックプロセッサ?1をプログラムすることも可能である。フォールスカラーリングとして知られているこの技術は、データのダイナミックレンジを利用可能なプリントカラーのダイナミックレンジに合わせるのに有効である。

【0441】以上の説明に関して更に以下の項を開示する。

(1)複数の対応するアドレスにデータを記憶するメモ リと、パケット転送リクエストと、パケット転送パラメ ータとを受ける動作をする制御回路であって、該パケッ ト転送パラメータが、スタートアドレスと、ある数のガ イドテーブルエントリと、テーブルポインタとを含む、 前記制御回路と、前記数のガイドテーブルエントリを含 むガイドテーブルであって、それぞれのガイドテーブル エントリが、アドレス値およびアドレスのブロックを定 義するディメンション値を含み、前記テーブルポインタ が最初に前記ガイドテーブル内の第1ガイドテーブルエ ントリをポイントする、前記ガイドテーブルと、前記制 御回路に結合せしめられたアドレス発生回路であって、 **該アドレス発生回路が、前記パケット転送パラメータか** ら、前記スタートアドレスと、前記数のガイドテーブル エントリと、前記テーブルポインタとを受ける動作を し、前記アドレス発生回路が、前記ガイドテーブルエン トリに対応するメモリアクセス用のアドレスのプロック の集合を、前記スタートアドレスと、前記テーブルポイ ンタによりポイントされた前記ガイドテーブルエントリ の前記アドレス値と、の所定の組合せから、プロックス タートアドレスであって、該第1プロックスタートアド レスが前記スタートアドレスである、前記プロックスタ ートアドレスを形成し、該プロックスタートアドレス と、前記テーブルポインタによりポイントされた前記ガ イドテーブルエントリの前記ディメンション値と、から アドレスのブロックを形成し、アドレスの該ブロックに メモリアクセスを行い、もしガイドテーブルエントリの 前記数よりも少ないメモリアクセスしか行われ終わって いなければ、前記メモリアクセスに続いて、前記ガイド テーブルの次のエントリをポイントするように前記テー ブルポインタを更新する、ことによって形成する、前記 アドレス発生回路と、を含む、データ処理装置。

【0442】(2) 前記アドレス発生回路が、前記アドレス値を前記前のブロックスタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の前記所定の組合せを形成する、第1項記載のデータ処理装置。

【0443】(3)前記アドレス発生回路が、前記テー

ブルポインタによりポイントされた前記ガイドテーブル 値を前記スタートアドレスに加算することにより、前記 スタートアドレスと、前記テーブルポインタによりポイ ントされた前記ガイドテーブルエントリの前記アドレス 値と、の前記所定の組合せを形成する、第1項記載のデ ータ処理装置。

【0444】(4) それぞれのガイドテーブルエントリの前記ディメンション値が、画素のアレイの水平ディメンション値および垂直ディメンション値を含む、第1項記載のデータ処理装置。

【0445】(5)前記メモリアクセスが、アドレスの前記プロックからのメモリリードから成る、第1項記載のデータ処理装置。

【0446】(6)前記メモリアクセスが、アドレスの前記ブロックへのメモリライトから成る、第1項記載のデータ処理装置。

【0447】(7)単一半導体チップ上に、メモリと、 パケット転送リクエストを発生する回路を有するデータ プロセッサと、前記メモリと、前記データプロセッサ と、に接続されたデータ転送制御装置であって、該デー 夕転送制御装置が、パケット転送リクエストと、パケッ ト転送パラメータとを受ける動作をする制御回路であっ て、該パケット転送パラメータが、スタートアドレス と、ある数のガイドテーブルエントリと、テーブルポイ ンタとを含む、前記制御回路と、前記数のガイドテープ ルエントリを含むガイドテーブルであって、それぞれの ガイドテーブルエントリが、アドレス値およびアドレス のプロックを定義するディメンション値を含み、前記テ ープルポインタが最初に前記ガイドテーブル内の第1ガ イドテープルエントリをポイントする、前記ガイドテー プルと、前記制御回路に結合せしめられたアドレス発生 回路であって、該アドレス発生回路が、前記パケット転 送パラメータから、前記スタートアドレスと、前記数の ガイドテーブルエントリと、前記テーブルポインタとを 受ける動作をし、前記アドレス発生回路が、前記ガイド テーブルエントリに対応するメモリアクセス用のアドレ - スのプロックの集合を、前記スタートアドレスと、前記 テーブルポインタによりポイントされた前記ガイドテー ブルエントリの前記アドレス値と、の所定の組合せか ら、プロックスタートアドレスであって、該第1プロッ クスタートアドレスが前記スタートアドレスである、前 記プロックスタートアドレスを形成し、該プロックスタ ートアドレスと、前記テーブルポインタによりポイント された前記ガイドテーブルエントリの前記ディメンショ ン値と、からアドレスのプロックを形成し、アドレスの 該プロックにメモリアクセスを行い、もしガイドテーブ ルエントリの前記数よりも少ないメモリアクセスしか行 われ終わっていなければ、前記メモリアクセスに続い て、前記ガイドテーブルの次のエントリをポイントする ように前記テーブルポインタを更新する、ことによって

形成する、前記アドレス発生回路と、を含む、前記データ転送制御装置と、を備えた、集積回路。

【0448】(8)前記アドレス発生回路が、前記アドレス値を前記前のブロックスタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の前記所定の組合せを形成する、第7項記載の集積回路。

【0449】(9)前記アドレス発生回路が、前記テーブルポインタによりポイントされた前記ガイドテーブル値を前記スタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の前記所定の組合せを形成する、第7項記載の集積回路。

【0450】(10) それぞれのガイドテーブルエントリの前記ディメンション値が、画素のアレイの水平ディメンション値および垂直ディメンション値を含む、第7項記載の集積回路。

【0451】(11)前記メモリアクセスが、アドレス の前記ブロックからのメモリリードから成る、第7項記 載の集積回路。

【0452】(12)前記メモリアクセスが、アドレス の前記プロックへのメモリライトから成る、第7項記載 の集積回路。

【0453】(13)前記単一半導体チップ上に含まれない外部メモリにアクセスする動作をする外部メモリインタフェースをさらに含み、前記アドレス発生回路が、前記メモリおよび前記外部メモリの双方を含むアドレスを発生する、第7項記載の集積回路。

【0454】(14)複数の位置に情報を記憶するステップと、パケットリクエストを受けてスタートアドレスおよび制御信号を供給するステップと、該スタートアドレス、制御信号、およびパッチ値に応答してパッチアドレスを発生するステップと、パッチ情報をデコードしてディメンション値およびパッチ値を供給するステップと、前記スタートアドレスと、前記ディメンション値と、前記パッチ値とに応答してパッチアドレスを発生するステップと、を含む、データ処理装置を操作する方法。

【0455】(15)複数の対応するアドレスにデータを記憶するメモリと、パケット転送リクエストと、パケット転送パラメータとを受ける動作をする制御回路であって、該パケット転送パラメータが、スタートアドレスと、アドレスのブロックを定義するディメンション値と、ある数のガイドテーブルエントリと、テーブルポインタとを含む、前記制御回路と、前記数のガイドテーブルエントリを含むガイドテーブルであって、それぞれのガイドテーブルエントリがアドレス値を含み、前記テーブルポインタが最初に前記ガイドテーブル内の第1ガイ

ドテーブルエントリをポイントする、前記ガイドテーブ ルと、前記制御回路と、前記ガイドテーブルと、に結合 せしめられたアドレス発生回路であって、該アドレス発 生回路が、前記パケット転送パラメータから、前記スタ ートアドレスと、前記ディメンション値と、前記数のガ イドテーブルエントリと、前記テーブルポインタとを受 ける動作をし、前記アドレス発生回路が、前記ガイドテ ープルエントリに対応するメモリアクセス用のアドレス のプロックの集合を、前記スタートアドレスと、前記テ ープルポインタによりポイントされた前記ガイドテープ ルエントリの前記アドレス値と、の所定の組合せから、 プロックスタートアドレスであって、該第1プロックス タートアドレスが前記スタートアドレスである、前記ブ ロックスタートアドレスを形成し、該ブロックスタート アドレスと、前記ディメンション値とからアドレスのブ ロックを形成し、アドレスの該プロックにメモリアクセ スを行い、もしガイドテーブルエントリの前記数よりも 少ないメモリアクセスしか行われ終わっていなければ、 前記メモリアクセスに続いて、前記ガイドテーブルの次 のエントリをポイントするように前記テーブルポインタ を更新する、ことによって形成する、前記アドレス発生 回路と、を含む、データ処理装置。

【0456】(16)前記アドレス発生回路が、前記アドレス値を前記前のプロックスタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の前記所定の組合せを形成する、第15項記載のデータ処理装置。

【0457】(17)前記アドレス発生回路が、前記テープルポインタによりポイントされた前記ガイドテーブル値を前記スタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の前記所定の組合せを形成する、第15項記載のデータ処理装置。

【0458】(18) 前記パケット転送パラメータの前 記ディメンション値が、画素のアレイの水平ディメンション値および垂直ディメンション値を含む、第15項記 載のデータ処理装置。

【0459】(19)前記メモリアクセスが、アドレスの前記プロックからのメモリリードから成る、第15項記載のデータ処理装置。

【0460】 (20) 前記メモリアクセスが、アドレス の前記プロックへのメモリライトから成る、第15項記 載のデータ処理装置。

【0461】(21)単一半導体チップ上に、メモリと、パケット転送リクエストを発生する回路を有するデータプロセッサと、前記メモリと、前記データプロセッサと、に接続されたデータ転送制御装置であって、該データ転送制御装置が、パケット転送リクエストと、パケ

ット転送パラメータとを受ける動作をする制御回路であ って、該パケット転送パラメータが、スタートアドレス と、アドレスのブロックを定義するディメンション値 と、ある数のガイドテーブルエントリと、テーブルポイ ンタとを含む、前記制御回路と、前記数のガイドテープ ルエントリを含むガイドテーブルであって、それぞれの ガイドテープルエントリがアドレス値を含み、前記テー ブルポインタが最初に前記ガイドテーブル内の第1ガイ ドテーブルエントリをポイントする、前記ガイドテーブ ルと、前記制御回路と、前記ガイドテーブルと、に結合 せしめられたアドレス発生回路であって、該アドレス発 生回路が、前記パケット転送パラメータから、前記スタ ートアドレスと、前記ディメンション値と、前記数のガ イドテーブルエントリと、前記テーブルポインタとを受 ける動作をし、前記アドレス発生回路が、前記ガイドテ ープルエントリに対応するメモリアクセス用のアドレス のプロックの集合を、前記スタートアドレスと、前記テ ープルポインタによりポイントされた前記ガイドテープ ルエントリの前記アドレス値と、の所定の組合せから、 プロックスタートアドレスであって、該第1プロックス タートアドレスが前記スタートアドレスである、前記プ ロックスタートアドレスを形成し、眩プロックスタート アドレスと、前記パケット転送パラメータの前記ディメ ンション値とからアドレスのプロックを形成し、アドレ スの該プロックにメモリアクセスを行い、もしガイドテ ープルエントリの前記数よりも少ないメモリアクセスし か行われ終わっていなければ、前記メモリアクセスに続 いて、前記ガイドテーブルの次のエントリをポイントす るように前記テーブルポインタを更新する、ことによっ て形成する、前記アドレス発生回路と、を含む、前記デ ータ転送制御装置と、を備えた、集積回路。

【0462】(22)前記アドレス発生回路が、前記アドレス値を前記前のプロックスタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の前記所定の組合せを形成する、第21項記載の集積回路。

【0463】(23)前記アドレス発生回路が、前記テーブルポインタによりポイントされた前記ガイドテーブル値を前記スタートアドレスに加算することにより、前記スタートアドレスと、前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値と、の前記所定の組合せを形成する、第21項記載の集積回路。

【0464】(24)前記パケット転送パラメータの前記ディメンション値が、画素のアレイの水平ディメンション値および垂直ディメンション値を含む、第21項記載の集積回路。

【0465】 (25) 前記メモリアクセスが、アドレス の前記プロックからのメモリリードから成る、第21項 記載の集積回路。

【0466】(26)前記メモリアクセスが、アドレス の前記ブロックへのメモリライトから成る、第21項記 載の集積回路。

【0467】(27)前記単一半導体チップ上に含まれない外部メモリにアクセスする動作をする外部メモリインタフェースをさらに含み、前記アドレス発生回路が、前記メモリおよび前記外部メモリの双方を含むアドレスを発生する、第21項記載の集積回路。

【0468】(28)複数の位置に情報を記憶するステップと、パケットリクエストを受けて、スタートアドレスと、制御信号と、パッチ値と、を供給するステップと、該スタートアドレスと、該制御信号と、該パッチ値と、に応答してパッチアドレスを発生するステップと、を含む、画像処理装置を操作する方法。

【0469】(29)本発明は、メモリアクセスのアド レスの制御様式に関する。本発明のデータ処理装置は、 メモリと、制御回路と、ガイドテーブルと、アドレス発 生回路と、を含む。該制御回路は、パケット転送リクエ ストと、パケット転送パラメータとを受ける。該パケッ ト転送パラメータは、スタートアドレスと、ある数のガ イドテープルエントリと、テーブルポインタとを含む。 前記ガイドテーブルは、ガイドテーブルエントリを含 み、それぞれのガイドテーブルエントリは、アドレス値 およびアドレスのプロックを定義するディメンション値 を含む。前記テーブルポインタは、最初に前記ガイドテ ーブル内の第1ガイドテーブルエントリをポイントす る。前記アドレス発生回路は、前記スタートアドレス と、前記ガイドテーブルエントリの前記アドレス値と、 の所定の組合せから形成されるスタートアドレスを有す る、それぞれのガイドテーブルエントリに対応するメモ リアクセス用のアドレスのブロックの集合を形成する。 アドレスの該プロックは、前記ディメンション値から形 成される。前記メモリアクセスに続いて、前記アドレス 発生回路は、前記ガイドテーブルの次のエントリをポイ ントするように前記テーブルポインタを更新する。前記 アドレス発生回路は、随意選択的に、前記アドレス値を 前記前のプロックスタートアドレスに加算することによ り、または、前記ガイドテーブル値を前記スタートアド レスに加算することにより、スタートアドレスと、ガイ ドテープルエントリのアドレス値と、の前記所定の組合 せを形成しうる。前記メモリアクセスは、アドレスの前 記プロックからのメモリリード、または、アドレスの前 記プロックへのメモリライトでありうる。実施例におい ては、メモリと、データプロセッサと、上述のメモリア クセスを行うデータ転送制御装置とは、単一半導体チッ プ内に構成される。該データ転送制御装置は、オンチッ プメモリと同様に、外部メモリにアクセスしうる。

【0470】警告:著作権1991年テキサスインスツルメンツ社 本特許文献の開示の一部は、著作権およ

びマスクワーク保護の対象となる資料を含む。この著作権およびマスクワークの所有者は、米国特許庁の特許ファイルまたは記録にある特許文献または特許の開示の、何人によるコピーに反対するものではないが、それ以外に対しては、すべての著作権およびマスクワークの権利を留保するものである。

【0471】関連出願とのクロスレファレンス:本願は、下記の米国特許および継続中の米国特許出願に開示された発明の改良に関するもので、下記の特許および米国特許出願はすべてテキサスインスツルメンツ社に譲渡されたものであり、これらのいずれも参考例として援用する。

【0472】1994年6月21日に出願された「プロセッサとメモリをクロスバーリンクしたマルチプロセッサおよびその作動方法」を発明の名称とする、米国特許出願第08/263,501号。この出願は、1993年10月12日出願され現在放棄された米国特許出願第08/135,754号の継続出願であり、1992年8月21日に出願され現在放棄されている米国特許出願第07/933,865号は、1989年11月17日出願され現在放棄されている米国特許出願第07/933,865号は、1989年11月17日出願され現在放棄されている米国特許出願第07/435,591号の継続出願である。

【0473】1989年11月17日出願され1993年5月18日に発行された「SIMD/MIMD再構成可能なマルチプロセッサおよびオペレーション方法」を発明の名称とする米国特許第5,212,777号。

【0474】1989年11月17日出願され現在放棄されている米国特許出願第07/437,856号の継続出願である、1992年6月5日出願され現在放棄されている米国特許出願第07/895,565号の継続出願である、1994年6月22日出願された「マルチプロセッサ用再構成可能な通信およびそのオペレーション方法」を発明の名称とする米国特許出願第08/264,111号。

【0475】1989年11月17日出願され現在放棄されている米国特許出願第07/437,852号の継続出願である、1994年6月22日出願された「小エリアのクロスパーおよびそのオペレーション方法」を発明の名称とする米国特許出願第08/264,582

【0476】1989年11月17日出願され現在放棄されている米国特許出願第07/437,853号の継続出願である、1993年5月15日出願された「同期されたMIMDマルチ処理システムおよびそのオペレーション方法」を発明の名称とする米国特許出願第08/032,530号。

【0477】1989年11月17日出願され、1993年3月23日発行された「スライスされたアドレス指定用マルチプロセッサおよびそのオペレーション方法」

を発明の名称とする米国特許第5,197,140号。【0478】1989年11月17日出願され、1994年8月16日発行された「画像データの二進ストリーム内の1の数をカウントするための相互接続された半加算器のマトリックスを利用する1をカウントする回路」を発明の名称とする米国特許第5,339,447号。【0479】1989年11月17日出願され、1993年8月24日に発行された「SIMDモードで作動する際にデータメモリとしてMIMDインストラクションメモリを再利用するデュアルモードのSIMD/MIMDプロセサ」を発明の名称とする米国特許第5,239,654号。

【0480】1989年11月17日出願され現在放棄されている米国特許出願第437,854号の継続出願である、1992年6月29日に出願された「イメージングコンピュータおよびそのオペレーション方法」を発明の名称とする米国特許出願第07/911,562号。

【0481】1989年11月17日出願され、1993年7月6日に発行された「集積クロスポイントロジックを有するスイッチマトリックスおよびそのオペレーション方法」を発明の名称とする米国特許第5,226,125号。

【0482】1993年11月30日出願された「バレルローテータを備えた3入力端論理ユニット」を発明の名称とする米国特許出願第08/160,299号。

【0483】1993年11月30日出願された「複数の独立部分および各部分からの結果の表示ビットを記憶するレジスタを有する算術論理ユニット」を発明の名称とする米国特許出願第08/158,742号。

【0484】1993年11月30日出願された「レジスタペア条件からのメモリストア」を発明の名称とする 米国特許出願第08/160,118号。

【0485】1993年11月30日出願され現在放棄されている米国特許出願第08/160,115号の継続出願である、1994年10月17日出願された「繰り返しごとに複数の商ピットを形成する繰り返し割り算装置、システムおよび方法」。

【0486】1993年11月30日出願された「混合された算術およびプール組み合わせを形成する3入力端算術論理ユニット」を発明の名称とする米国特許出願第08/159,285号。

【0487】1993年11月30日出願された「単一データワードの複数の等しい部分におけるデータの合計を計算する方法、装置およびシステム」を発明の名称とする米国特許出願第08/160,119号。

【0488】1993年11月30日出願された「サイズ検出のため最小位ピットの変化を用いるハフマンコード化方法、回路およびシステム」を発明の名称とする米国特許出願第08/159,359号。

【0489】1993年11月30日出願された「負の数を変換するため条件付き減算を利用するハフマンコード化方法、回路およびシステム」を発明の名称とする米国特許出願第08/160,296号。

【0490】1993年11月30日出願された「複数の絶対値の差を合計するための方法、装置およびシステム」を発明の名称とする米国特許出願第08/160,112号。

【0491】1993年11月30日出願された「排他的ORによる最も左側の1の検出を利用する繰り返し割り算装置、システムおよび方法」を発明の名称とする米国特許出願第08/160,120号。

【0492】1993年11月30日出願された「2つの独立アドレスの選択的マージを利用するアドレス発生器」を発明の名称とする米国特許出願第08/160,114号。

【0493】1993年11月30日出願された「相関化方法、装置およびシステム」を発明の名称とする米国特許出願第08/160,116号。

【0494】1993年11月30日出願された「複数の独立したプロセッサオペレーションを制御する長いインストラクションワード」を発明の名称とする米国特許出願第08/160,297号。

【0495】1993年11月30日出願された「直交 データ変換のための回転レジスタ」を発明の名称とする 米国特許出願第08/159,346号。

【0496】1993年11月30日出願された「メディアンフィルタ方法、回路およびシステム」を発明の名称とする米国特許出願第08/159,652号。

【0497】1993年11月30日出願された「条件 レジスタソース選択を備えた算術論理ユニット」を発明 の名称とする米国特許出願第08/159,344号。

【0498】1993年11月30日出願された「繰り返しによる除算のための装置、システムおよび方法」を発明の名称とする米国特許出願第08/160,301号。

【0499】1993年11月30日出願された「冗長コード化された乗算の結果を利用する乗算丸め方法」を発明の名称とする米国特許出願第08/159,650

【0500】1993年11月30日出願された「スプリット乗算方法」を発明の名称とする米国特許出願第08/159,349号。

【0501】1993年11月30日出願された「ゼロの条件テストを含む混合形条件テストおよびプランチ演算」を発明の名称とする米国特許出願第08/158,741号。

【0502】1993年11月30日出願された「パックされたワード対の乗算方法」を発明の名称とする米国特許出願第08/160,302号。

【0503】1993年11月30日出願された「シフタを備えた3入力端算術論理ユニット」を発明の名称とする米国特許出願第08/160,573号。

【0504】1993年11月30日出願された「マスク発生器を備えた3入力端算術論理ユニット」を発明の名称とする米国特許出願第08/159,282号。

【0505】1993年11月30日出願された「バレルローテータおよびマスク発生器を備えた3入力端算術 論理ユニット」を発明の名称とする米国特許出願第08 /160,111号。

【0506】1993年11月30日出願された「シフタおよびマスク発生器を備えた3入力端算術論理ユニット」を発明の名称とする米国特許出願第08/160,298号。

【0507】1993年11月30日出願された「第2入力と第3入力のプール組み合わせプラス第2入力と第3入力の第2プール組み合わせが加算された第1入力の合計を計算する3入力端算術論理ユニット」を発明の名称とする米国特許出願第08/159,345号。

【0508】1993年11月30日出願された「第 1、第2および第3入力のブール組み合わせプラス第 1、第2、第3入力の第2ブール組み合わせの合計を計算する3入力端算術論理ユニット」を発明の名称とする 米国特許出願第08/160,113号。

【0509】1993年11月30日出願された「桁上げ伝搬ロジックを利用する3入力端算術論理ユニット」を発明の名称とする米国特許出願第08/159,640号。

【0510】1993年11月30日出願された「書き込み優先権を利用するIF、THENオペレーションのためのデータ処理装置、システムおよび方法」を発明の名称とする米国特許出願第08/160,300号。

【0511】1993年3月8日出願された「MPベクトルインストラクションFP+LOAD/STORE」を発明の名称とする米国特許出願第08/207,989号(TI整理番号15521)。

【0512】1993年3月8日出願された「不動点少数のための正規化方法」を発明の名称とする米国特許出 願第08/ 号(TI整理番号1869 5)。

【0513】本願は下記の米国特許出願とも関連しており、これらのいずれも参考例としてここに援用する。

【0514】1993年3月8日出願された「PP転送 プロセッサにおけるトランスペアレンシーおよび平面マ スキング」を発明の名称とする米国特許出願第08/2 08,413号。

【0515】1993年3月8日出願された「トランスペアレンシーを備えたPIXBLT」を発明の名称とする米国特許出願第08/208,161号。

【0516】1993年3月8日出願された「プロセッ

サからのメッセージパッシングおよびブラストインタラプト」を発明の名称とする米国特許出願第08/20 8,171号。

【0517】1993年3月8日出願された「X、Y次元を備えたガイド転送および変数ステッピング」を発明の名称とする米国特許出願第08/209,123号。

【0518】1993年3月8日出願された「ガイド転送ラインドローイング」を発明の名称とする米国特許出願第08/209,124号。

【0519】1993年3月8日出願された「異なるメモリタイプを同時に制御する転送プロセッサ用メモリインターフェース」を発明の名称とする米国特許出願第08/208,517号。

【0520】1993年3月8日出願された「TP転送 プロセッサのアーキテクチャ」を発明の名称とする米国 特許出願第08/207,503号。

【図面の簡単な説明】

【図1】本発明の画像処理システムのシステムアーキテクチャを示す図。

【図2】単一集積回路マルチプロセッサのアーキテクチャを示す図。

【図3】デジタル画像/グラフィックプロセッサのイン タラプトイネーブルおよびインタラプトフラグレジスタ を示す図。

【図4】共通ワードのフィールドを示す図。

【図5】デジタル画像/グラフィックプロセッサの通信 レジスタを示す図。

【図6】画像システムバスの優先度およびオペレーション方法を示す図。

【図7】クロスバー優先度およびマルチプロセッサ集積 回路内のオペレーション方法を示す図。

【図8】本発明の実施例の転送プロセッサ構造を示す 図。

【図9】LASTPAGEレジスタの使用を示す図。

【図10】外部メモリシーケンサのステート図およびオペレーション方法を示す図。

【図11】ソースマシン構造を示す図。

【図12】パケット転送FIFOバッファ、キャッシュバッファ算術演算およびプロックの例を示す図。

【図13】バッファカウント算術演算およびブロックの 例を示す図。

【図14】 a は小エンディアンパケット転送FIFOバッファの例および方法を示す図。 b は大エンディアンパケット転送FIFOバッファの例および方法を示す図。

【図15】プロセッサのパラメータメモリの使用例を示す図。

【図16】リンクされたリストパケット転送方法の一例 を示す図。

【図17】次元の定められたパケット転送方法の一例を 示す図。

【図18】固定パッチのデルタガイドパケット転送方法 の一例を示す図。

6

【図19】固定パッチのオフセットガイド転送方法の一 例を示す図。

【図20】固定パッチのオフセットガイドルックアップ テーブルパケット転送方法の一例を示す図。

【図21】小エンディアン可変パッチガイドテーブルフ オーマットを示す図。

【図22】大エンディアン可変パッチガイドテーブルフ ォーマットを示す図。

【図23】可変パッチデルタガイドパケット転送方法の 一例を示す図。

【図24】可変パッチオフセットガイドパッチ転送方法 の一例を示す図。

【図25】ソーストランスペアレンシーパラメータを備 えた、次元の定められたパケット転送の一例を示す図。

【図26】フィルパラメータを備えた、次元の定められ たパケット転送の一例を示す図。

【図27】次元の定められたソースおよび固定パッチガ イド宛て先パケット転送パラメータの一例を示す図。

【図28】次元の定められたソースおよび可変パッチガ イド宛て先パケット転送パラメータの一例を示す図。

【図29】次元の定められたプロック書き込みパケット 転送パラメータの一例を示す図。

【図30】パケット転送パラメータのエンコーディング を示す図。

【図31】パケット転送タイマー構造を示す図。

【図32】一時中断されたパケット転送パラメータの記 憶方法の一例を示す図。

*【図33】一時中断されたパケットサービスパラメータ のエンコーディングを示す図。

【図34】小エンディアンモードでの8×ブロック書き 込みピット再マッピングにおけるピット再マッピングの 一例を示す図。

【図35】小エンディアンモードでの4×ブロック書き 込みビット再マッピングにおけるビット再マッピングの 一例を示す図。

【図36】シリアルレジスタ転送方法の一例を示す図。 【図37】トランスペアレンシーオペレーションを示す 図。

【図38】トランスペアレンシーおよびパイト書き込み ロジック回路の実施例を示す図。

【図39】髙品位テレビシステムの一実施例を示す図。

【図40】単一のデジタル画像/グラフィックプロセッ サを有するマルチプロセッサ集積回路を含むカラーファ クシミリシステムの一実施例を示す図。

【符号の説明】

- 1 ホスト処理システム
- 2 ホスト周辺デバイス
- 3 撮像デバイス
- 4 画像キャプチャコントローラ
- 5、6 ビデオラム
- 7 ビデオパレット
- 8 ピデオディスプレイ
- 9 メモリ

FΙ

- 16 トランシーパ
- 100 マルチプロセッサ集積回路

フロントページの続き

(51) Int. Cl. ° 職別記号 庁内整理番号

技術表示箇所

GO6F 15/163

(72) 発明者 キース ブラマー イギリス国ベッドフォード, サルコム ク ローズ 6

(72)発明者 クリストファー ジェイ. リード アメリカ合衆国テキサス州ヒューストン, パーリンゲイム 11807

G06F 15/64 450 C

(72) 発明者 イェイン ロパートソン イギリス国ベッドフォードシャー、グレン ジ レーン、10

(72)発明者 ニコラス イング - シモンズ イギリス国ハンチングドン、ケンプリッジ シャー カウンティ, アルコンペリィ ウ エストン, ハイフィールド アペニュー, 47

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成14年6月7日(2002.6.7)

【公開番号】特開平8-77347

【公開日】平成8年3月22日(1996.3.22)

【年通号数】公開特許公報8-774

【出願番号】特願平7-85856

【国際特許分類第7版】

G06T 1/60 G06F 12/00 580 12/02 560 15/163

[FI]

G06F 15/64 450 G 12/00 580 12/02 560 B 15/16 320 G 15/64 450 C

【手続補正書】

【提出日】平成14年3月7日(2002.3.7)

【手続補正1】

【補正対象售類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 データ処理装置であって、

複数の対応するアドレスにデータを記憶するメモリと、パケット転送リクエストとパケット転送パラメータとを受ける動作をする制御回路であって、前記パケット転送パラメータは開始アドレスとアドレスのプロックを定義するディメンジョン値とある数のガイドテーブルエントリとテーブルポインタとを含む前記制御回路と、

前記数のガイドテーブルエントリを有するガイドテーブルであって、各ガイドテーブルエントリはアドレス値を含み、前記テーブルポインタは初期状態として前記ガイドテーブル内の最初のガイドテーブルエントリをポイントする前記ガイドテーブルと、

前記制御回路と前記ガイドテーブルとに結合されたアドレス発生回路であって、前記アドレス発生回路は前記パケット転送パラメータから、前記開始アドレスと前記ディメンジョン値とガイドテーブルエントリの前記数と前記テーブルポインタとを受ける動作をし、前記アドレス発生回路は、

前記開始アドレスと前記テーブルポインタによってポイントされる前記ガイドテーブルエントリの前記アドレス値の所定の結合により、最初のブロック開始アドレスが前記開始アドレスである、ブロック開始アドレスを形成

L.

前記プロック開始アドレスと前記ディメンジョン値とからアドレスのプロックを形成し、アドレスの前記プロックにメモリアクセスを行い、

メモリアクセスが前記ガイドテーブルエントリの数より も少ない数しか実行されていなければ、前記メモリアク セスに続いて、前記ガイドテーブルの次のエントリをポ イントするように前記テーブルポインタを更新すること により、

前記ガイドテーブルエントリに対応するメモリアクセス のため一組のアドレスのブロックを形成する前記アドレ ス発生回路と、を含むデータ処理装置。

【請求項2】 請求項1記載のデータ処理装置であって、

前記アドレス発生回路が、前記アドレス値を前のブロック開始アドレスに加算することにより、前記開始アドレスと前記テーブルポインタによりポイントされた前記ガイドテーブルエントリの前記アドレス値との前記所定の組合せを形成するデータ処理装置。

【請求項3】 請求項1記載のデータ処理装置であって、

前記アドレス発生回路が、前記テーブルポインタにより ポイントされた前記ガイドテーブル値を前記開始アドレ スに加算することにより、前記開始アドレスと前記テー ブルポインタによりポイントされた前記ガイドテーブル エントリの前記アドレス値との前記所定の組合せを形成 するデータ処理装置。

【請求項4】 請求項1記載のデータ処理装置であって、

前記パケット転送パラメータの前記ディメンジョン値 が、画素のアレイの水平ディメンジョン値および垂直ディメンジョン値を含むデータ処理装置。

【請求項5】 請求項1記載のデータ処理装置であって、

前記メモリアクセスが、アドレスの前記プロックからの メモリ読み出しから成るデータ処理装置。

【請求項6】 請求項1記載のデータ処理装置であって、

前記メモリアクセスが、アドレスの前記プロックへのメ モリ書き込みから成るデータ処理装置。

【請求項7】 請求項1記載のデータ処理装置であって、

更に中央処理ユニットを有し、

前記記憶メモリ、前記制御回路、前記ガイドテーブル、 前記アドレス発生回路および中央処理ニットが単一の集 積回路に配置されているデータ処理装置。

【請求項8】 請求項7記載のデータ処理装置であって、更に、

前記単一の半導体チップには含まれない外部メモリをアクセスする、前記単一の集積回路に配置された外部メモリインターフェースを有し、

前記アドレス発生回路は前記メモリと前記外部メモリの 両方を含むアドレスを発生するデータ処理装置。

【請求項9】 請求項8記載のデータ処理装置であって、

パケット転送パラメータは前記メモリ内のアドレスの所定の組に記憶され、前記パケット転送パラメータは、ある数のガイドテーブルエントリと、前記内部メモリのアドレスを指示するイニシャルテーブルポインターの指標とを含み、

前記ガイドテーブルは、前記パケット転送パラメータ内で指示された前記数のガイドテーブルエントリーを有し、前記内部メモリに格納された各ガイドテーブルエントリーはイニシャルアドレスから始まり、ソース開始アドレスとソースアドレス値とアドレスのソースブロックを定義するソースディメンジョン値、および、デスティネーション開始アドレスとデスティネーションアドレス値とアドレスのデスティネーションで変義するドテーブルエントリーは次のガイドテーブルエントリーのイニシャルアドレスを指示するテーブルポインターを有

し、最初のガイドテーブルエントリーは前記パケット転送パラメータの前記テーブルポインタに対応するイニシャルアドレスを有し、

10

前記アドレス発生回路は、

前記ソース開始アドレスと前記テーブルポインタにより 指示された前記ガイドテーブルエントリーの前記ソース アドレス値との所定の結合により、最初のソースブロッ ク開始アドレスが前記開始アドレスである、ソースプロック開始アドレスを形成し、

前記ソースブロック開始アドレスと、前記テーブルポインタにより指示された前記ガイドテーブルエントリーの前記ソースディメンジョン値とからソースアドレスのブロックを形成し、

前記デスティネーション開始アドレスと、前記テーブルポインタにより指示された前記ガイドテーブルエントリーの前記デスティネーションアドレス値との所定の結合により、最初のデスティネーションブロック開始アドレスが前記開始アドレスである、デスティネーションプロック開始アドレスを形成し、

前記デスティネーションプロック開始アドレスと、前記 テーブルポインタにより指示された前記ガイドテーブル エントリーの前記デスティネーションディメンジョン値 とからデスティネーションアドレスのプロックを形成 し、

前記ソースアドレスのブロックから前記デスティネーションアドレスのブロックへデータのメモリ転送を実行し、

実行されたメモリアクセスがガイドテーブルエントリーの前記数より少ない時、前記テーブルポインタを、前記メモリアクセスに続く前記ガイドテーブル内の次のエントリーを指示する前記現在のガイドテーブルエントリーの前記テーブルポインタに置き換えることにより、

前記ガイドテーブルエントリーに対応するメモリアクセスのためアドレスのソースおよびデスティネーションブロックの一組を形成し、

前記アドレス発生回路は前記内部メモリの内部アドレスのサブセット内にあるアドレスと、外部メモリーに対応する内部アドレスの前記サブセット内に無いアドレスの両方を発生し、前記アドレス発生回路は前記外部メモリインターフェースを介して前記外部メモリをアクセスするデータ処理装置。